本文详细介绍了Cyclone III FPGA的特性，包括可编程输入输出单元（IOB）的电气标准与I/O物理特性，嵌入式存储器如M9K模块的配置与操作模式，以及PLL的时钟管理和高速接口。重点讨论了IOB的可配置性、M9K模块在不同应用场景下的应用，以及PLL在时钟频率调整和相位控制上的灵活性，强调了它们在FPGA设计中的关键作用。
LPM：参数化模块库 OCT：片上匹配阻抗 PPDS：点对点差分信号 DM：data mask BWS：byte write select 上电复位（POR）
1.可编程输入输出单元(IOB)：可适配不同的电气标准与I/O 物理特性，可以调整驱动电流的大小，可以改变上、
下拉电阻。
2.为了便于管理和适应多种电器标准，FPGA 的IOB 被划分为若干个组(bank)，每个bank 的接口标准由其
接口电压VCCO 决定，一个bank 只能有一种VCCO，但不同bank 的VCCO 可以不同。只有相同电气标准的
端口才能连接在一起，VCCO 电压相同是接口标准的基本条件。
3、每个LAB由16个LE和一个LAB宽度控制模块组成，LE是最小的逻辑单元，每个LE由一个四输入LUT，一个寄存器和输出逻辑组成，四输入LUT可以实现任何四变量函数。
4、拥有M9K存储块组成的4Mbits潜入式存储器，工作至315MHz，可配置成RAM、FIFO、ROM，可用指定的宏单元向导或由硬件语言引用。M9K存储块支持单口、简单双口、真双口操作模式，前两者支持搜有的接口宽度×1, ×2, ×4, ×8, ×9, ×16, ×18, ×32, and ×36，后一种支持×1, ×2, ×4, ×8, ×9, ×16,and ×18。
5、支持288个嵌入式乘法器模块，每个支持一个独立的18×18bit乘法器或两个9×9bit。
6、支持20个全局时钟网络，可通过指定的时钟管脚、两用时钟管脚、用户逻辑、及PLLs获得全局时钟。
7、支持最多4个PLL，每个有5个输出，PLL可用于器件时钟管理、外部系统时钟管理及I/O接口，在器件运行时可动态重置PLL使外部存储器接口进行自动校准，这种特性可支持多种输入频率，并满足倍频、分频和相移的要求，可同过级联由当外部时钟源来产生10个内部时钟和两个外部时钟。
8、有8个I/O banks，所有的banks都支持单端和差分 I/O标准：Single-Ended I/O： LVTTL, LVCMOS, SSTL, HSTL, PCI, and PCI-X，
Differential I/O： SSTL, HSTL, LVPECL, BLVDS, LVDS, mini-LVDS, RSDS, and PPDS，
支持可编程总线保持、可编程上拉电阻、可编程延迟、可编程驱动强度、可编程回转率（转换速率）控制以优化信号完整性及热插拔，支持片上匹配阻抗(OCT：片上匹配阻抗(On-Chip Termination)，减低信号反射以及保持信号完整性)，或驱动阻抗匹配。P22
9、高速差分接口：BLVDS,LVDS, mini-LVDS, RSDS, and PPDS，实现用较少的管脚来完成高速数据吞吐，具体见P22。
10、支持DDR, DDR2,SDR SDRAM, and QDRII SRAM，DDR2支持400Mbps。QuartusII 为DDR和QDR存储器提供自动校准宏单元，可校准PVT的改变。
11、JTAG BST（boundary-scan test），边界扫描单元（boundary-scan cells）JTAG标准定义了一个串行的移位寄存器，寄存器的每一个单元分配给IC芯片的相应引脚
每一个独立的单元称为BSC（Boundary-Scan Cell）边界扫描单元，这个串联的BSC在IC内部构成JTAG回路，所有的BSR（Boundary-Scan Register）边界扫描寄存器通过JTAG测试激活。输入输出都通过边界扫描寄存器与内部的数据或指令寄存器联系。
12、使用SRAM单元保存配置数据，每次上电是被下载到器件中，支持AS,PS,FPP和JTAG配置。
13、远程系统升级：软逻辑（不管是NIOSII嵌入式处理器还是用户逻辑）都可通过下载新的配置镜像到配置存储器中，来指导升级电路进行重配置，该电路还负责错误控制，保证器件有一个安全的配置，这些通过AS和AP配置项目完成。
14、LE：4输入LUT，可编程寄存器，进位链，寄存器级联链，驱动连接线（本地，行，列，寄存器链，直连），寄存器打包，寄存器反馈。
15、可以将LE的可编程寄存器配置成D、T、JK、或SR触发器，每个寄存器有数据、时钟、时钟使能、清除。使用全局时钟网络、通用I/O管脚或任何内部逻辑的信号都能驱动时钟或清除寄存器的控制信号。不管是通用I/O管脚还是内部逻辑都可以驱动时钟使能。对于组合函数，LUT输出会绕过寄存器并直接驱动LE的输出。每个LE 有3个输出来驱动本地、行和列的工艺路线资源。LUT或寄存器单独驱动这3个输出。P31
16、LE有两种工作模式：普通模式和算法模式。不同模式对LE资源的使用是不同的。每种模式都有六个输入：来自LAB本地互联的4个数据、一个前级进位输入和寄存器链连接。quartusII自动选择模式
17、普通模式：适合通用逻辑应用和组合功能。来自LAB本地互连的4个数据都送给LUT，quartusII编译器自动选择进位或data3信号作为LUT的一个输入。支持寄存器打包和寄存器反馈。
18、算法模式：适合实现加法器、计数器、累加器和比较器。支持寄存器打包和寄存器反馈。再设计处理时，quartusII编译器自动形成进位链逻辑。也可以在设计输入时人工来做。quartusII编译器可通过自动连接同列的LABs来形成长于16个LEs的进位链。这些进位链是垂直运行的，这允许快速的水平连接到M9K存储器模块或嵌入式乘法器。
19、LAB：16个LEs、LAB控制信号、LE进位链、
1.可编程输入输出单元(IOB)：可适配不同的电气标准与I/O 物理特性，可以调整驱动电流的大小，可以改变上、
下拉电阻。
2.为了便于管理和适应多种电器标准，FPGA 的IOB 被划分为若干个组(bank)，每个bank 的接口标准由其
接口电压VCCO 决定，一个bank 只能有一种VCCO，但不同bank 的VCCO 可以不同。只有相同电气标准的
端口才能连接在一起，VCCO 电压相同是接口标准的基本条件。
3、每个LAB由16个LE和一个LAB宽度控制模块组成，LE是最小的逻辑单元，每个LE由一个四输入LUT，一个寄存器和输出逻辑组成，四输入LUT可以实现任何四变量函数。
4、拥有M9K存储块组成的4Mbits潜入式存储器，工作至315MHz，可配置成RAM、FIFO、ROM，可用指定的宏单元向导或由硬件语言引用。M9K存储块支持单口、简单双口、真双口操作模式，前两者支持搜有的接口宽度×1, ×2, ×4, ×8, ×9, ×16, ×18, ×32, and ×36，后一种支持×1, ×2, ×4, ×8, ×9, ×16,and ×18。
5、支持288个嵌入式乘法器模块，每个支持一个独立的18×18bit乘法器或两个9×9bit。
6、支持20个全局时钟网络，可通过指定的时钟管脚、两用时钟管脚、用户逻辑、及PLLs获得全局时钟。
7、支持最多4个PLL，每个有5个输出，PLL可用于器件时钟管理、外部系统时钟管理及I/O接口，在器件运行时可动态重置PLL使外部存储器接口进行自动校准，这种特性可支持多种输入频率，并满足倍频、分频和相移的要求，可同过级联由当外部时钟源来产生10个内部时钟和两个外部时钟。
8、有8个I/O banks，所有的banks都支持单端和差分 I/O标准：Single-Ended I/O： LVTTL, LVCMOS, SSTL, HSTL, PCI, and PCI-X，
Differential I/O： SSTL, HSTL, LVPECL, BLVDS, LVDS, mini-LVDS, RSDS, and PPDS，
支持可编程总线保持、可编程上拉电阻、可编程延迟、可编程驱动强度、可编程回转率（转换速率）控制以优化信号完整性及热插拔，支持片上匹配阻抗(OCT：片上匹配阻抗(On-Chip Termination)，减低信号反射以及保持信号完整性)，或驱动阻抗匹配。P22
9、高速差分接口：BLVDS,LVDS, mini-LVDS, RSDS, and PPDS，实现用较少的管脚来完成高速数据吞吐，具体见P22。
10、支持DDR, DDR2,SDR SDRAM, and QDRII SRAM，DDR2支持400Mbps。QuartusII 为DDR和QDR存储器提供自动校准宏单元，可校准PVT的改变。
11、JTAG BST（boundary-scan test），边界扫描单元（boundary-scan cells）JTAG标准定义了一个串行的移位寄存器，寄存器的每一个单元分配给IC芯片的相应引脚
每一个独立的单元称为BSC（Boundary-Scan Cell）边界扫描单元，这个串联的BSC在IC内部构成JTAG回路，所有的BSR（Boundary-Scan Register）边界扫描寄存器通过JTAG测试激活。输入输出都通过边界扫描寄存器与内部的数据或指令寄存器联系。
12、使用SRAM单元保存配置数据，每次上电是被下载到器件中，支持AS,PS,FPP和JTAG配置。
13、远程系统升级：软逻辑（不管是NIOSII嵌入式处理器还是用户逻辑）都可通过下载新的配置镜像到配置存储器中，来指导升级电路进行重配置，该电路还负责错误控制，保证器件有一个安全的配置，这些通过AS和AP配置项目完成。
14、LE：4输入LUT，可编程寄存器，进位链，寄存器级联链，驱动连接线（本地，行，列，寄存器链，直连），寄存器打包，寄存器反馈。
15、可以将LE的可编程寄存器配置成D、T、JK、或SR触发器，每个寄存器有数据、时钟、时钟使能、清除。使用全局时钟网络、通用I/O管脚或任何内部逻辑的信号都能驱动时钟或清除寄存器的控制信号。不管是通用I/O管脚还是内部逻辑都可以驱动时钟使能。对于组合函数，LUT输出会绕过寄存器并直接驱动LE的输出。每个LE 有3个输出来驱动本地、行和列的工艺路线资源。LUT或寄存器单独驱动这3个输出。P31
16、LE有两种工作模式：普通模式和算法模式。不同模式对LE资源的使用是不同的。每种模式都有六个输入：来自LAB本地互联的4个数据、一个前级进位输入和寄存器链连接。quartusII自动选择模式
17、普通模式：适合通用逻辑应用和组合功能。来自LAB本地互连的4个数据都送给LUT，quartusII编译器自动选择进位或data3信号作为LUT的一个输入。支持寄存器打包和寄存器反馈。
18、算法模式：适合实现加法器、计数器、累加器和比较器。支持寄存器打包和寄存器反馈。再设计处理时，quartusII编译器自动形成进位链逻辑。也可以在设计输入时人工来做。quartusII编译器可通过自动连接同列的LABs来形成长于16个LEs的进位链。这些进位链是垂直运行的，这允许快速的水平连接到M9K存储器模块或嵌入式乘法器。
19、LAB：16个LEs、LAB控制信号、LE进位链、
最低0.47元/天 解锁文章
扫一扫
1464
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
