- 博客(51)
- 收藏
- 关注
RSS订阅原创 电路中的电源轨及地的区别和处理
通常代指正电源供电轨。在大多数数字和模拟电路中，VCC代表电路中的正电源端。VCC提供电路所需的正电压，通常是用来驱动晶体管、集成电路。
2024-10-24 16:19:17
381
原创 多速率信号处理-半带滤波器
半带滤波器本质上是FIR滤波器，但是有近一半的系数为0，因此运算量降至普通FIR滤波器运算量的一半。相等，通带纹波和阻带纹波页相等。N为滤波器长度，必须为奇数。半带滤波器的频率响应满足。半带滤波器的通带宽度。
2024-09-23 17:09:00
956
原创 HDL coder使用手册
💡 由于本科毕设女朋友准备使用FPGA完成，因此写这篇文章帮助她快速上手HDL coder的使用，降低前期入门的难度。
2024-09-23 17:08:22
1143
原创 多速率信号处理-CIC滤波器
级联积分梳状滤波器（Cascade Intergrator Comb）是多速率信号处理中一种十分高效的数字滤波器。
2024-09-13 20:49:38
1434
原创 多速率信号处理-Nobel恒等式
典型的插值器的结构，滤波器位于插值操作后，意味着滤波器工作在较高的采样率下，对滤波器的设计带来压力。可以通过恒等变换将插值操作后置，滤波器前置，简化系统的设计。
2024-09-11 10:24:54
464
原创 多速率信号处理-插值和插值滤波器
由于插值是在原始序列中插入零值，即某些采样点处的信号幅度为0，会改变信号的幅度，因此插值会造成信号幅度的损失。要保证插值前后信号幅度的统一，可在插值滤波器后设置一个增益因子L。的整数倍频点处的频谱称为镜像成分。典型的插值器就是由上采样器和抗镜像滤波器共同完成的。插值意味着提高采样率，故而被称为上采样（Up Sample）。，则插值的过程为原始序列每相邻两个样点之间插入。从频域角度看， 原始序列的频谱以。的采样率，则采样率之间的关系为。构成一个新序列，数学表达式为。插值后的新序列以新的采样率。
2024-09-11 10:22:48
1085
原创 多速率信号处理
目前，工程上采用较多的是中频采样技术，即在中频时就对模拟信号数字化，此时ADC的采样率低于奈奎斯特采样定律的最低采样率（2倍的信号带宽），为过采样。过采样可以将采样过程的固有的量化噪声均匀地分散在更大的带宽上，降低目标信号带宽上的噪声功率，随后通过滤波器滤除带外噪声，即可产生比临界采样信号更优的信噪比。然而过高的采样率会对后续的信号处理带来较大压力，为了缓解压力，就需要降低信号的采样率，即为抽取。因为DAC的采样率越高，输出端的频谱的频域分离度就越高，可以简化DAC后的模拟滤波器的工作，从而提高信噪比。
2024-09-10 21:50:51
460
原创 Matlab的4个取整函数
舍入至最近的小数或整数将X的每个元素四舍五入为最近的整数。在舍入机会均等的情况下，即有元素的十进制小数部分为0.5（在舍入误差内）时，round函数会偏离零四舍五入到最接近的具有更大幅值的整数。四舍五入到NN > 0NN = 0N < 0N指定四舍五入的类型。指定以四舍五入为N位有效数（从最左位数开始计数）。在此情况下，N必须为正整数。按照direction指定的方向对结值进行舍入。在上述语法中的任何输入参数组合后使用此参数。将duration数组t的每个元素四舍五入到最接近的秒数。将t。
2024-09-10 14:52:14
490
原创 信号源输出电压与示波器测量电压不相等
当信号源的负载阻值设置为50Ω时，信号源实际输出的电压是屏幕显示电压的2倍，即设置输出1V峰峰值，实际输出2V峰峰值，信号源的输出电压的读数是示波器测量到的电压的2倍，原因是由于信号源内阻和实际的负载阻值不匹配。当信号源的负载阻值设置为高阻态HiZ时，信号源输出电压即为屏幕显示电压。
2024-07-25 12:19:47
316
原创 2023年全国赛C题《 电容电感测量装置》设计报告
参考下面网站的方案参考LCR测试仪，基本工作原理为给DUT加上正弦激励信号，然后测得该DUT两端的电压和流过DUT的电流，即可通过计算得到DUT的性质和参数。对于一个理想电容，电流相位应该超前电容两端电压90°。然而实际的电容存在损耗，可以等效为一个理想电容Cp和一个理想电阻Rp的并联，因此电流超前电压的相位将小于90°，这个角度差即为损耗角。假设DUT两端电压V˙Vcosωt，流过DUT的电流为I˙Isinωt−φ。
2024-07-25 12:18:38
1017
原创 运放选型的注意事项
在使用OP07设计单路运放时，设计目标为将100K到1M的1V峰峰值的正弦波放大2倍，但是测试过程中发现100K频率下输出的波形类似三角波，数据手册说OP07的增益带宽积为0.5MHz，正常来说100K的频率下2倍增益是没问题的。但是数据手册又说OP07的压摆率Slew Rate为0.3V/us，那么根据设计目标可以计算得出运放的压摆率至少要到6.28V/us，可以看到OP07的压摆率完全不够，因此波形会失真。当使用正负5V供电时，AD8051的压摆率最小值在105V/us，因此可以满足设计要求。
2024-07-23 19:41:50
242
原创 DVB-S系统设计报告
Digital Video Broadcasting（数字视频广播）是一个完整的数字电视解决方案，其中包括DVB-C（数字电视有线传输标准），DVB-T（数字电视地面传输标准），DVB-S（数字电视卫星传输标准），下面主要介绍DVB-S系统。DVB-S为数字卫星广播标准，卫星传输具有覆盖面广、节目容量大等优点。信号采用RS(188，204)和卷积码的级联编码，调制方式为QPSK。
2024-07-23 19:40:05
1362
原创 C标准库读写文件
函数返回一个FILE指针，否则返回NULL。成功读取的元素会以size_t对象返回。返回从whence位置开始查找的字节数。可以看到以188个字节为一行写入txt。whence一般为下面三个常量。返回位置标识符的当前值。
2024-07-11 20:30:00
273
原创 MATLAB中使用HDL Coder生成HDL代码时的报错整理
由于时序考虑，在每个模块的输出端添加了1到2级的输入输出流水线，但是在这种带反馈的结构上添加输入输出流水线后，会产生如下的报错可以看出加入的输入输出流水线会导致额外的时钟延时，使得延时平衡失败。
2024-07-11 16:21:03
369
原创 基于Make的c工程No compilation commands found报错
要解决这个问题，一个方法是将GCC添加到环境变量中，但是这个方法需要修改至少两个配置文件，些许麻烦。
2024-07-10 20:45:39
381
原创 DVB-S系统发射端Matlab仿真及FPGA实现
Digital Video Broadcasting（数字视频广播）是一个完整的数字电视解决方案，其中包括DVB-C（数字电视有线传输标准），DVB-T（数字电视地面传输标准），DVB-S（数字电视卫星传输标准），下面主要介绍DVB-S系统。DVB-S为数字卫星广播标准，卫星传输具有覆盖面广、节目容量大等优点。信号采用RS(188，204)和卷积码的级联编码，调制方式为QPSK。
2024-06-09 14:59:36
1212
3
原创 Xilinx FPGA中的BUFFER
FPGA大型设计中推荐使用同步时序电路，同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动有更高的要求。为满足时序的要求，一般采用全局时钟资源驱动设计的主时钟，FPGA的主时钟一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构。
2024-05-29 14:32:16
897
原创 BU01板卡引脚
BU01 是一款高速采集卡，主要用于高带宽数据采集及传输，应用领域多为数据中心及数据采集领域。端口提供60Gbps 传输带宽，可兼容2 个SFP+万兆网口，和1 个40GE QSFP 光口。和主机通信采用的是PCIE 2.0 x8 模式，最高带宽40Gbps。单板上集成了DDR3存储单元 2GByte(16Gbit) ，可稳定运行在1600 MT/s（800Mhz）。同时单板上还集成了1 颗传感器芯片，用于监控FPGA 温度，方便对FPGA 芯片进行温度监控。
2024-05-29 14:31:38
456
原创 Pspice for TI学习
打开新安装的软件即可发现PSpice Part Search可以正常使用了。重新安装2023版的Pspice。
2024-05-08 09:35:43
756
1
原创 运放的同相与反相放大
同相端接地，电压为 0，反相端和同相端虚短，因此也是 0 V 的电压，同时由于虚断，几乎没有电流注入，所以R 1 和R 2 相当于串联，电阻上的电流相等。如果要求输入阻抗不高且相位无要求时，首选反相放大，因为反相放大只存在差模信号，抗干扰能力强，可以得到更大的输入信号范围。在设计中要求放大倍数相同的情况下尽量选择数值小的电阻配合，这样可以减小输入偏置电流的影响和分布电容的影响。同样根据虚断和虚短可以求得输入输出关系式为。因此可以求出输入输出关系式为。
2024-05-08 09:34:41
1008
1
原创 S参数定义
对于对称网络,有:S11=S22 对于无耗网络,有:(S11)2+(S12)2=1。S12:端口1匹配时,端口2到端口1的反向传输系数;S21:端口2匹配时,端口1到端口2的正向传输系数;S11:端口2匹配时,端口1的反射系数;S22:端口1匹配时,端口2的反射系数;对于互易网络,有:S12=S21;
2024-04-30 21:27:32
213
原创 Matlab生成txt文件导入到Vivado仿真
使用fopen函数获取文件id，fopen的语法如下其中permisson为文件访问类型，有以下几种权限'r''w''a''r+''w+''a+''A''W'💡 要以文本模式打开的话，要附加’t’
2024-04-30 21:26:42
1078
原创 Vivado-IP-DDS and Testbench Learning
首先新建一个工程，创建bd文件，添加DDS Compiler核，此处不多赘述。
2024-04-25 18:26:59
431
原创 Vivado-OOC
在Vivado中，对于顶层设计，vivado使用自顶向下的全局（global）综合，将顶层文件下的所有模块都进行综合，但是在实际设计过程中，顶层设计会被多次修改和综合，但是有些子模块创建后就不会因为顶层设计的修改而变化，例如IP核。所以把它们设置为OOC模式，这样的话它们只会在综合顶层设计的之前综合一次，大大减少了设计周期。
2024-04-25 18:24:12
352
原创 8bit数据转1bit逐位输出电路仿真
在DVB-S系统中，TS流在经过RS编码后，会变成uint8类型的数据，在后续QPSK星座映射时又需要二进制码流，因此在进行了RS编码后要将8个bit的数据转化成1个bit逐位输出。
2024-04-15 12:22:49
168
原创 QPSK_NDATED_DDPED学习
该QPSK系统框图如下所示：首先产生随机的四位整数，经过QPSK Modulator Baseband 进行星座图映射，然后经过脉冲整形和调制后发送到高斯带通信道中，在接收端首先进行解调，将带通信号转化为基带信号，再经过符号同步和载波同步处理后进行处理基带QPSK信号波形为使用格雷码，相位偏移为4π。
2024-03-12 21:00:28
469
原创 FIR滤波器
有限脉冲响应滤波器，其突出特点为单位取样响应hn是一个N点长的有限序列，滤波器的输出yn表示为输入序列xn和hn的线性卷积ynk0∑N−1xkhn−kxn∗hn系统函数为Hzn0∑N−1hnz−nh0h1z−1⋯hN−1z−N−1由此可见FIR只在原点上存在极点，具有全局稳定性不同阶数的FIR滤波器特性。
2024-02-29 16:07:19
438
原创 使用stateflow搭建PFD遇到的问题和解决方案
可以看出当var为高电平时s输出高电平，期间div也为高电平的话s清零。可以看出是连接到输入端口的信号不符合要求。
2024-02-14 17:16:53
514
1
原创 PFD鉴频鉴相器
早期对参考信号和振荡器反馈的信号通常是使用鉴相器进行相位比较的，当两路信号频率相近的时候才能鉴相，但是当输入信号的频率差较大时，单靠鉴相器进行鉴别就比较困难，容易出现环路失锁。相差较大时，频率检测环先开始工作，将频率差减小到一定程度后，鉴相器开始工作，先检测频率差，再检测相位的不同，减小失锁的概率。上升沿，则UP端始终置高，对后续电荷泵的动作是充电，即环路的反馈信号频率比参考信号低，当检测到。的上升沿，则DN端置为高电平，使电荷泵放电，降低NCO的输出频率。上升沿到来时，鉴频鉴相器的UP端置高，等待。
2024-02-14 17:13:52
1207
1
原创 均衡-LMS
信号在不同的传输路径上会产生不同的时延，同一时刻多径信号在通信系统接收端会进行叠加，造成码间串扰ISI。通信设备在移动过程中传输环境也随时间变化，多径效应造成的码间串扰也随时间而变化。为了解决该问题，提出了均衡技术。均衡在通信领域的解释为对信道特性的均衡，即在接收端加上均衡器后，产生与原信道特性相逆的关系式，因此减弱了由于信道的多径传输效应造成的码间串扰。自适应均衡器是最早的均衡装置，能够根据具体的信道特性来调整自身的系数，以适应变化的信道。自适应均衡器有两种工作状态：训练模式和跟踪模式。
2024-02-07 22:15:34
1266
1
原创 带通采样定理
对信号进行处理时，要通过采样、量化、编码将模拟信号转换为数字信号，其中采样最为关键，只有经过模数转换和数模转换后信号还能保持不变的通信才算完整可靠。采样定理说明了采样频率和信号频谱之间的关系，是模拟信号数字化的基本依据。
2024-02-05 16:23:23
1279
1
原创 QPSK simulink实现
将初始信号经过一定时间的延时后，在示波器中和解调输出的信号基本对齐，可以发现基本实现 QPSK 调制解调。经过 AWGN 信道后，假设已经进行了载波同步。由于经过了串并转换，因此数据率减半。升余弦滚降滤波器滚降系数为 1。
2024-01-21 22:03:09
692
1
原创 QPSK调制解调
载波同步的目的是在接收端恢复出与发射端同频同相的载波信号，以便实现接收端的解调；位同步是用来在接收端恢复出与发射码率相同的位同步时钟信号，以确保每个数据位只采样一次，并且该位置为最佳采样点的位置。四相调制是四进制的相移键控，由两个二进制码元组成一个四进制、双比特码元，这样就有 00、01、10、11 四种双比特码元, 用载波的四种不同相位分别与每一个双比特码元相对应。一般四个相位等间隔，这样造成的平均差错概率将最小。选择调制方式的目的是为了传输信号的特性和传输信道相匹配，使得接收端能尽量无失真地接收信号。
2024-01-21 22:01:12
695
原创 QPSK modulation&demodulation
抽样判决之后还能进行处理，将I、Q两路合并。并且可以计算误码率（由于本人在仿真时加入awgn信道会导致编译报错，此次仿真是在无噪信道条件下实现的）初步设定基带信号速率为。
2024-01-08 11:49:22
401
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人