- 博客(4)
- 资源 (24)
- 收藏
- 关注
RSS订阅原创 秉火OV7725驱动日志 第二天
完成SCCB协议共有3个模块第一模块TIMING_control输入输出接口连接 //global clock .clk (clk_ref), //100MHz .rst_n (sys_rst_n), //system reset //i2c interface
2017-07-18 15:52:42
1518
原创 秉火OV7725驱动日志 第一天
一.管脚作用 1.ov7725 SCL，SDA：OV7725的控制寄存器，通过SCL和SDA引脚写入，使用SCCB通信协议。 PCLK：像素同步时钟。是由OV7725输出的信号 HREF：行同步信号 VSYNC：帧同步信号 RSTB：该引脚为低电平的时候，用于复位整个传感器芯片
2017-07-16 15:13:16
8258
2
原创 FPGA学习笔记
//笔记内容较为杂乱，过一阵在进行整理。。布斯算法：输入两个信号a，b。输出是一个数值m = a x b。对于N位乘数Y，布斯算法检查其2的补码形式的最后1位和一个隐含的低位，命名为Yi-1，对于不同的i，考察Yi和Yi-1，当两位相同时，存放积的累加器P值不变，当Yi=0且Yi-1 = 1时，被乘数乘以2的i次方加到P中，当Yi = 1且Yi-1 = 0时，从P中减去被乘数乘以2的i
2017-07-14 15:52:26
862
1
原创 FPGA前端设计和ASIC前端设计是不是完全一样
简单的回答两者一样,但是只能显示您还不理解两个设计的核心FPGA比较流行的是基于查找表组合逻辑的形式.,没有与门非门,有的只是查找表,选择器和全加器.FPGA里的所有的组合逻辑都是靠查找表,选择器和全加器三个单元完成的.FPGA最关键的核心是查找表,综合软件的主要任务不是化简逻辑,恰恰相反,他在做逆转化,就是把逻辑值算出来,然后填到查找表里去,所以在设计的时候不一定需要自己很麻烦的化简.A
2017-07-13 11:36:19
1827
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人