makefile调用VCS及verdi

最新推荐文章于 2024-07-23 20:41:08 发布

我是Trustintruth

最新推荐文章于 2024-07-23 20:41:08 发布

阅读量5.1k

点赞数 7

分类专栏： FPGA学习 CPU设计文章标签： Linux GVIM 数字IC 集成电路

本文链接：https://blog.csdn.net/stanary/article/details/104288044

版权

本文介绍了如何在Linux环境下，通过Makefile调用VCS与Verdi进行集成电路设计的仿真和分析。首先，需要将.v和.tb文件路径放入file_list.f中，然后编写Makefile，执行`make com`和`make sim`生成.fsdb文件。接着，通过Verdi工具打开.fsdb文件进行交互式操作。若要清理中间文件，可以运行`make clean`。

摘要由CSDN通过智能技术生成

学习更多相关知识，关注博主知乎账号，用户名Trustintruth https://www.zhihu.com/people/suo-yi-xin-90/activities

继上次使用VCS基础操作和makefile的书写，如果我们最后不使用vcs而是使用verdi该如何调用呢？和上次一样，我们同样要把我们的.v文件和tb文件的路径放到file_list.f中（上次是file.list）之后写makefile，制作好以后就可以使用make语句完成。

makefile如下

.PHONY: com sim cov clean debug

OUTPUT = simv
ALL_DEFINE = +define+DUMP_VPD

# Code coverage command
CM = -cm line+cond+fsm+branch+tgl
CM_NAME = -cm_name $(OUTPUT)
CN_DIR = -cm_dir ./$(OUTPUT).vdb

# vpd file name
VPD_NAME = +vpdfile+$(OUTPUT).vpd

#Compile command
#VCS = vcs +v2k -timescale=1ns/1ns
VCS = vcs +v2k -override_timescale=1ns/100ps					\
		-full64													\
		-fsdb													\
		-debug_all												\
		-sverilog												\
		+nospecify												\
		+vcs+flush+