- 博客(2)
- 资源 (7)
- 收藏
- 关注
转载 BUFG,IBUFG,BUFGP,IBUFGDS等含义以及使用
来源:BUFG,IBUFG,BUFGP,IBUFGDS等含义以及使用目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局
2013-08-18 20:11:01 4801
原创 51单片机以定时中断的方法实现DS18B20时序
由于DS18B20是单线操作,所以必须严格遵守它的时序要求才能正常与之建立联系并实现读写操作。 网上见到的多是程序多是在主程序中以延时的方式实现,而且要求关中断,以实现18B20对时序的要求。但是实际应用中,测温操作一般是作为辅助动作,主要任务是通信及数据处理等其他操作,这样一来,如果将DS18B20的程序代码放在主程序中,势必影响其他需要实时处理的中断。 前些天玩到DS18B
2013-08-10 10:59:30 4811 1
Verilog实现12路uart hub功能
2019-01-12
文本到二进制转换代码
2012-12-23
基于Verilog的SDRAM控制器
2012-10-30
Agilent_N5766A_measure
2012-10-28
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人