![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
电子工程
xiaowumemo
这个作者很懒,什么都没留下…
展开
-
DDR3的DQS_p/n信号电平摆幅变化不一致现象
环境: zynq7100, MT41J64M16现象:在读取原创 2014-10-21 00:10:32 · 3377 阅读 · 0 评论 -
网口扫盲三:以太网芯片MAC和PHY的关系
网口扫盲三:以太网芯片MAC和PHY的关系问:如何实现单片以太网微控制器?答:诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数、缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下.问:以太网MAC是什么?答:MA转载 2015-04-27 01:16:05 · 866 阅读 · 0 评论 -
关于网卡及MAC和PHY的区别,讲的比较清楚(转帖)
关于网卡及MAC和PHY的区别,讲的比较清楚(转帖) 一块以太网网卡包括OSI(开方系统互联)模型的两个层。物理层和数据链路层。物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等,并向数据链路层设备提供标准接口。数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。1.网卡的基本结构转载 2015-04-27 01:15:23 · 11924 阅读 · 1 评论 -
关于MAC、PHY和MII
参考一:关于PHY、MAC、MII问:如何实现单片以太网微控制器? 答:诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件。这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数、缩小芯片面积。单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下。问:以太网MAC是什么?转载 2015-04-27 01:13:32 · 2031 阅读 · 0 评论 -
【鼎阳硬件智库原创 | DDR】高速数字总线时序分析及计算方法
原文地址:http://mp.weixin.qq.com/s?__biz=MjM5Nzc1NzM0NQ==&mid=203745255&idx=1&sn=c71c86e6a5d0f489bbefb0a9c6a45d8c&3rd=MzA3MDU4NTYzMw==&scene=6#rd高速数字总线时序分析及计算方法High Speed Digital Parallel转载 2015-12-12 16:56:06 · 2823 阅读 · 0 评论 -
怎样理解示波器的波形捕获率,捕获周期
内容来自鼎阳硬件智库微信文章,引用请注明出处——“鼎阳硬件设计与测试智库”微信号(SiglentThinkTank)原文:【鼎阳硬件智库原创︱测试测量 】关于示波器的波形捕获率(I)地址:http://mp.weixin.qq.com/s?__biz=MjM5Nzc1NzM0NQ==&mid=207686873&idx=1&sn=ee27e8f1ce5b290bc495a52fac3f80转载 2015-11-18 23:45:58 · 11182 阅读 · 0 评论 -
原码, 反码, 补码 详解
原文地址:http://www.cnblogs.com/zhangziqiu/archive/2011/03/30/ComputerCode.html原码, 反码, 补码 详解本篇文章讲解了计算机的原码, 反码和补码. 并且进行了深入探求了为何要使用反码和补码, 以及更进一步的论证了为何可以用反码, 补码的加法计算原码的减法. 论证部分如有不对的地方请各转载 2015-12-29 19:40:28 · 393 阅读 · 0 评论 -
AVR(Atmega16A-PU)平衡车之一 : 熔丝位设置,烧录工具
最小系统原理图如下熔丝位的设置,如下图:CKSEL[3:0] = 1111 , 选择外部晶振作为时钟源SUT[1:0] = 01 , 使能BOD,这个功能好像不是那么必要,使用默认值也行CKOPT = 0 , 时钟最高到16MHz, 好像对于CKSEL选择外部晶振的模式时,这个值也没有必要,再理解手册吧,先设上也没错。写到这里就顺便备份一下烧录原创 2015-12-07 01:11:48 · 4391 阅读 · 0 评论 -
PCB信号完整性分析--干货!(电子工程专辑微信公众号)
2016-05-14 电子工程专辑http://mp.weixin.qq.com/s?timestamp=1463301581&src=3&ver=1&signature=Kqrc177hW9l2zJKHO5mDw0z9mZohUUg-zjxQrHqtQXB4OEoB1XSx-cIa-KjrgeZa-apGnewz1qZMQvU5xDhuSOrHr3w-FiPOoZboeMS-5L*uLS转载 2016-05-15 19:02:27 · 2525 阅读 · 2 评论 -
深入芯片内部,理解去耦电容的作用
2016-05-07 硬件十万个为什么http://mp.weixin.qq.com/s?timestamp=1463301593&src=3&ver=1&signature=Kqrc177hW9l2zJKHO5mDw7dKZ9WbGkt4oDkpPyBggwOnEZP2z9Y5BbBaXlNGN9qc9gHrznAt8GEo1IGAJZzkJ*8Ma2meH5EUWYK1z7xsgoDw转载 2016-05-15 22:45:12 · 12853 阅读 · 0 评论 -
51单片机以定时中断的方法实现DS18B20时序
由于DS18B20是单线操作,所以必须严格遵守它的时序要求才能正常与之建立联系并实现读写操作。 网上见到的多是程序多是在主程序中以延时的方式实现,而且要求关中断,以实现18B20对时序的要求。但是实际应用中,测温操作一般是作为辅助动作,主要任务是通信及数据处理等其他操作,这样一来,如果将DS18B20的程序代码放在主程序中,势必影响其他需要实时处理的中断。 前些天玩到DS18B原创 2013-08-10 10:59:30 · 4773 阅读 · 1 评论 -
SDRAM调试遇到的问题小结 -- Quartus II & Verilog HDL
总结:对Quartus II 工具使用不足。不能有效的使用SignalTap II ,导致大量时间浪费,学习效率非常低下。之前对示波器的使用很欠缺,也导致任务停滞不前。今天解决的问题:SDRAM突发写/读,突发长度为8的时候,读出的数据顺序有问题。后来在徐老师、文老师的帮助下,借助SignalTap II 工具,很清晰的找到问题所在。error: 程序中sdram_data是与原创 2012-10-11 20:42:11 · 1768 阅读 · 0 评论 -
DDR2 SSTL_18标准
原文地址:http://cqy-chenqiyao.blog.163.com/blog/static/6685781220122235952592/ SSTL(Stub Series Terminated Logic)接口标准也是JEDEC所认可的标准之一。该标准专门针对高速内存(特别是SDRAM)接口。SSTL规定了开关特点和特殊的端接方案,它是为了在高速存储总线上提高转载 2014-03-13 22:10:18 · 3528 阅读 · 0 评论 -
BUFG,IBUFG,BUFGP,IBUFGDS等含义以及使用
来源:BUFG,IBUFG,BUFGP,IBUFGDS等含义以及使用目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局转载 2013-08-18 20:11:01 · 4603 阅读 · 0 评论 -
RS485电平失真现象
硬件环境:PC的RS232串口,经过232转485转换器,到板卡的485接口,板卡上的485收发器是SN65HVD10D。现象:(1) 数据传输方向: PC----->板卡,波特率9600,一个起始位,8个数据位,2个停止位。 用示波器测量经转换得到的485信号,发现电平异常,但板卡端能正确解出串行数据。异常波形如下: 1,2通道分别为 485-A,B信号; M1为原创 2014-10-20 23:36:54 · 3897 阅读 · 3 评论 -
基于Verilog的SDRAM控制器----本版代码有错误
[抱歉,本版代码在后来的使用过程中发现有问题,数据错位,而且在数据头部莫名其妙的加了32bit0。修改后的版本见http://blog.csdn.net/tyshtang/article/details/8129286] 实验条件: 工具:Quartus II 6.0 , SignalTap II FPGA:Altera Cyclone EP1C原创 2012-10-11 21:40:11 · 775 阅读 · 0 评论 -
由于QSPI Flash读取方式不正确,导致板卡boot不启动现象
环境:处理器zynq7100, boot Flash: 16MB原创 2014-10-20 23:56:35 · 5140 阅读 · 0 评论 -
基于Verilog的SDRAM控制器----修改后的版本
[本人水平有限,上一版本的控制器代码在使用中出现了问题:数据错位,并在数据包头部加了32bit的0。下面是修改后的项目代码。错误之处,欢迎指正,不胜感激,谢谢!]实验条件: 工具:Quartus II 6.0 , SignalTap II FPGA:Altera Cyclone EP1C12Q240C8N原创 2012-10-30 17:21:43 · 1492 阅读 · 0 评论 -
Agilent N5766A Power Supply 输出电压电流监测程序
上周完成的程序,C语言写的。项目代码下载:Agilent N5766A Measurement功能说明:SCPI(Standard Command for Programmable Instruments)指令用于仪器编程。程序记录电源的输出电压和电流值,实时记录并把电压和电流值写入.txt文本中。记录的间隔可以设定。通过读取计算机本地时间,记录任意时刻的输出电压电流值,.txt文原创 2012-10-28 16:09:30 · 885 阅读 · 0 评论 -
阻抗匹配基础
英文名称:impedance matching 基本概念信号传输过程中负载阻抗和信源内阻抗之间的特定配合关系。一件器材的输出阻抗和所连接的负载阻抗之间所应满足的某种关系,以免接上负载后对器材本身的工作状态产生明显的影响。对电子设备互连来说,例如信号源连放大器,前级连后级,只要后一级的输入阻抗大于前一级的输出阻抗5-10倍以上,就可认为阻抗匹配良好;对于放大器连接音箱来说,电转载 2013-09-14 23:00:28 · 1985 阅读 · 0 评论 -
摄像机和镜头的基础知识
原文:http://blog.csdn.net/shanghaiqianlun/article/details/84624921. 相机基础知识按感光器件类型可分为2大类,CCD器件和CMOS器件 CCDCMOS设计单一感光器,集中统一放大每个感光器连接放大器灵敏度同样面积下,感光开口小灵敏度底转载 2017-03-04 20:30:16 · 1068 阅读 · 0 评论