FPGA进行减法运算

FPGA中最基础的数学运算就是加减了，一般加法运算不会出现差错，但是减法就有点小复杂了。

按照网上所说，减法运算，直接用补码进行。这个时候你要判断哪个数的大小，如果a小于b，则用a的补码减去b的补码，否则如果a大于等于b，直接a原码减去b原码。

如果你用a ,b直接相减后的结果c作为后续计算，则需要判断c的符号位，如果c为负的，则用c的补码进行计算，否则用c的原码进行就算。

还有一种方法是直接对c进行signed定义即可。