上篇--ARM时钟初始化--了解时钟体系--国嵌第三季-专题7

一、基本概念

1.1时钟脉冲信号：按一定的电压幅度  、一定时间间隔连续发出的脉冲信号 

1.2时钟脉冲频率:单位时间内产生的  时钟脉冲信号个数。 

1.3 信号的产生

 [1]晶振 （成本较  高） [2]PLL锁相环合成器 （成本较 低、且可以通过分频满足多个时钟频 率的复杂系统） 

二、时钟体系

学习处理器的时钟体系需了解的方面

：1、晶振频率  2、有多少PLL？  3、PLL提供  哪些时钟？ 产生的时钟做了什么？ 

譬如   6410

 1、 晶振频率12M（由外部晶振或者外部时钟提供）

 2、 3个PLL（APLL\MPLL\EPLL）

 3、 APLL产生时钟信号ARMCLK供ARM核使用（最重要）    MPLL产生的HCLK时钟信号提供给系统总线AHB使用、产生的PCLK时钟信号提供给外围总线APH使用        EPLL产生的SCLK供外围器件使用USB总线--USB...

注：AHB总线：主要用于连接高性能系统组件或者高带宽组件；如电源管理与时钟控制器、DMA控制器、片上SRAM及              Flash、中断控制器

    APB总线：主要用于连接低带宽组件及外部相连的硬件组件；如GPIO、UART、CAN、WDT。。。

  

210对整个时钟体系又做了分类。。