ARM裸机开发-bootloader-时钟初始化（ARM跑快了）

一、概念解析

1、什么是时钟脉冲信号，起什么作用？

时钟脉冲信号时有一定电压幅度和一定的时间间隔并连续发出的脉冲信号。时钟脉冲信号是时序逻辑的基础，它用于决定逻辑单元中的状态何时更新。数字芯片中的众多晶体管都工作在开关状态，它们的导通和关断动作都是按照时钟信号的节奏进行的。也就是说嵌入式系统是按照时钟来安排CPU的任务。

2、时钟脉冲信号的频率是指单位时间内产生的时钟脉冲个数。

3、如何产生时钟信号？

时钟信号一般有晶振或晶振与PLL产生。

晶振的制造就是用石英晶体经精密切割磨削并镀上电极焊上引线就做成了。这种晶体如果给它通上电，它就会产生机械振荡，其频率和他们的形状，材料，切割方向等密切相关。

由于石英晶体化学性能非常稳定，热膨胀系数非常小，其振荡频率也非常稳定，由于控制几何尺寸可以做到很精密，因此，其谐振频率也很准确。

4、晶振和锁相环（PLL）

晶体振荡器时钟的优点：结构简单，噪声低。缺点：由于其频率仅由晶体决定，通常是特定晶体被制成客户所需要的振荡器，导致生产成本高、交货周期较长，不利于客户加快产品上市时间，而且难以获得非标准的频率。

PLL（锁相环）合成器是一种更为复杂的系统时钟源。通用的PLL合成器需要一个外部晶体并包含一个能够对晶体的特定频率加倍或分频的集成锁相环（PLL）电路。

5、信号产生对比

5.1、对于特定的时钟频率，采用PLL合成器可以使用较便宜以及较低频率晶振来代替昂贵的高频晶振；

5.2、对于需要多个时钟频率的系统，采用PLL合成器通过分频即可实现，而此时采用晶振模块则需要多个不同频率的晶振。

因此相对于晶体振荡器模块，通过PLL合成器提供精确时钟具有成本更低、占板面积更小等一系列优点。

二、时钟体系

学习时钟体系学什么

1、晶振频率 2、PLL 3、PLL产生了哪些时钟 4、产生的时钟是提供给谁的

2440：

1、12MHZ晶振

2、MPLL、UPLL

3、MPLL（FCLK，HCLK，PCLK）

UPLL（UCLK）

4、

时钟	应用场合	应用举例
FCLK	处理器	ARM9
HCLK	AHB BUS	LCD DMA
PCLK	APB BUS	UART GPIO
UCLK	USB	USB主从口

AHB是高性能模块之间连接总线

APB是低带宽的周边外设之间的连接总线

DMA的概念:DMA(Direct memory access)是在专门的硬件（ DMA）控制下，实现高速外设和主存储器之间自动成批交换数据尽量减少CPU干预的输入/输出操作方式。

6410：

1、12MHZ

2、APLL、MPLL、EPLL

3、APLL（ARMCLK）  MPLL(HCLK PCLK) EPLL(SCLK)

4、