2011年01月_yangcuncunzhang

01月

转载 (转)：内存器件介绍之RAM篇(六)

在关于内存的前面五篇相关介绍文字中，基本上都是关于内存原理性方面的内容，下面介绍点DDR总线匹配方式和信号时序测试方面的实用内容。 ♦DDR总线的匹配方式 SDRAM芯片总线使用的是3.3V LVTTL(Low Voltage Transistor-Transistor Logic)逻辑电平； DDR芯片总线使用的是SSTL-2(Stub Series Terminated Logic 2.5V

2011-01-10 21:43:00 2625 2

转载 (转)：内存器件介绍之RAM篇(五)

这一节我们重点介绍下DDR、DDR2、DDR3的管脚功能和它们之间的差异。 ♦SDRAM芯片引脚及功能如下图所示： 下图为DDR SDRAM的管脚列表及功能描述，从中可以可以发现，与SDRAM相比，DDR SDRAM多了两个信号线：CLK#与 DQS，CLK#与正常 CLK 时钟相位相反，形成差分时钟信号。而数据的传输在 CLK 与 CLK#的交叉点进行，可见在 CLK 的上升与下降沿（此时正好是 CLK#的上升沿）都有数据被

2011-01-10 21:33:00 1264

转载 (转)：内存器件介绍之RAM篇(四)

我们接着来解读下SDRAM的一些参数。 ♦突发长度 突发（Burst）是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输所涉及到存储单元（列）的数量就是突发长度（Burst Lengths，简称 BL）。 在目前，由于内存控制器一次读/写 P-Bank 位宽的数据，也就是 8 个字节，但是在现实中小于8 个字节的数据很少见，所以一般都要经过多个周期进行数据的传输。 上文讲到的读/写

2011-01-10 21:26:00 1309

转载 (转)：内存器件介绍之RAM篇(三)

接下来我们来了解一下SDRAM芯片的初始化及读写时序。针对内存的操作指令有如下几种： 1).Command INHIBIT(初始化)； 2).No Operation(无动作)； 3).Active(使指定L-Bank中的指定行有效)； 4).Read(从指定L-Bank中的指定列开始读取数据)； 5).Write(从指定L-Bank中的指定列开始写入数据)； 6).Burst Terminate(突发传输终止)；

2011-01-10 21:21:00 1428

转载 (转)：内存器件介绍之RAM篇(二)

♦DRAM的物理BANK与逻辑BANK 我们在进行内存设计选型时会有两种选择：内存颗粒和内存条 1).内存颗粒其实也就是内存芯片，数据位宽通常是8bit，最高的也就是16bit。 2).内存条就是将多颗内存芯片放在一起组成通用标准模块，并在模块中加入管理信号(一般为I2C总线，用来读取厂家信息)，然后从标准标准接口引出(就是我们常说的金手指)。常见的内存条有SIMM和DIMM两种。 SIMM是Single In-line Memor

2011-01-10 20:52:00 1778

转载 (转)：内存器件介绍之RAM篇(一)

提到内存，相信大家都不陌生，几乎所有的计算机系统中都有它的身影，按照内存的工作原理划分，可将内存分为RAM和ROM两大类。 RAM（Random Access Memory）存储器又称随机存取存储器，存储的内容可通过指令随机读写访问，RAM中的数据在掉电时会丢失； ROM（Read Only Memory）存储器又称只读存储器，只能从中读取信息而不能任意写信息。ROM具有掉电后数据可保持不变的优点。 RAM和ROM两大类下面又可分很多小类，如下图所示： ♦S

2011-01-10 20:44:00 2041