提到内存,相信大家都不陌生,几乎所有的计算机系统中都有它的身影,按照内存的工作原理划分,可将内存分为RAM和ROM两大类。
RAM(Random Access Memory)存储器又称随机存取存储器,存储的内容可通过指令随机读写访问,RAM中的数据在掉电时会丢失;
ROM(Read Only Memory)存储器又称只读存储器,只能从中读取信息而不能任意写信息。ROM具有掉电后数据可保持不变的优点。
RAM和ROM两大类下面又可分很多小类,如下图所示:
♦SRAM简介
SRAM即Static RAM,也就是静态随机存取存储器,按照制造工艺可分为NMOS SRAM、CMOS SRAM和双极型SRAM(用的是TFT)。
SRAM的基本存储单元是数字锁存器,只要系统不掉电,它就会无限期地保持记忆状态。掉电时,存储数据会丢失。并且SRAM的行列地址线是分开的(DRAM的行列地址线是复用的)。
SRAM地特点是读写速度极快,在快速读取和刷新时能够保持数据地完整性,并且非常省电。所以在一些高速和高可靠性要求电路中,基本上是SRAM地天下,如CPU的Cache。但是SRAM的存储单元电路结构非常复杂,它内部采用的是双稳态电路的形式来存储数据,制作一个bit存储位通常需要6个MOS管(4个MOS管组成两个交叉耦合反相器,用来锁存数据,另外2个用于对读写操作过程的控制)。由于SRAM的复杂电路结构,使得成本要比DRAM高很多,而且其集成度低,很难做成大容量,一般只有几十KByte到几百KByte的容量,最大也就几MByte。
下图为6个NMOS构成的基本SRAM存储单元,Xi和Yj为字线;I/O为数据输入/输出端;R/W为读/写控制端。当R/W=0时,进行写操作;当R/W=1时,进行读操作。图中红色虚线框中的T1、T2、T3、T4、T5、T6六个NMOS管构成一个基本的存储单元。T1、T3和T2、T4两个反相器交叉耦合构成触发器。电路采用二元寻址,当字线Xi和Yj均为高电平时,T5-T8均导通,则该单元被选中,若此时R/W为1的读操作,三态门G1、G2关闭,G3打开,存储的数据从数据线D,经过G3,然后从I/O输出。若R/W为0的写操作,则G1、G2打开,G3关闭,I/O上的数据经G1、G2写入存储单元。
下图为32KByte容量的SRAM结构示意图,该SRAM有8位行地址,译码后生成256根行地址线;列地址线为7位,译码后生成128根列地址线。对SRAM进行读操作时,OE#和CS#为低电平,WE#为高电平,G1输出低电平将输入控缓冲器关闭,G2输出高电平将输出缓冲器打开,通过行列地址线选中的存储单元数据经I/O和输出缓冲器,最后从I/O[0:7]输出;写操作时,WE#和CS#为低电平,OE#为高电平,G1输出高电平将输入缓冲器打开,G2输出低电平将输出缓冲器关闭,I/O[0:7]上的输出经输出缓冲器和内部I/O总线,最后写入行列地址选中的存储空间中。
♦DRAM介绍
DRAM即Dynamic RAM,动态随机存取存储器的意思,DRAM的种类有很多,常用的有:
1).SDRAM:Synchronous Dynamic Random Access Memory,即同步动态随机存取存储器。“同步”是指其时钟频率与CPU前端总线的系统时钟频率相同,并且内部命令的发送与数据的传输都以此频率为基准;“动态”是指存储阵列需要不断的刷新来保证所存储数据不丢失;“随机”是指数据不是线性一次存储,而是自由指定地址进行数据的读写。
2).DDR SDRAM:Double Data Rate SDRAM,即双倍速率SDRAM,普通SDRAM只在时钟信号的上升沿采样数据,而DDR SDRAM在时钟信号的上升沿和下降沿都采样数据,这样,在时钟频率不变的情况下,DDR SDRAM的数据存取速度提高了一倍,所以叫双倍速率SDRAM。
DDR SDRAM最早由三星公司于1996年提出,之后与日本电气、三菱、富士通、东芝、日立、TI、现代等8家公司协议制定规格,并得到AMD、VIA、SIS等公司的支持,并最终于2005年形成JEDEC标准ESD79E。(JEDEC即Joint Electron Device Engineering Council,电子器件工程联合理事会)
DDR SDRAM在其短暂的发展史中,先后经历了DDR SDRAM(也叫DDR1 SDRAM)、DDR2 SDRAM、DDR3 SDRAM三个阶段,技术越来越先进。下面是DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM三种内存芯片的参数对比表:
3).RDRAM:Rambus DRAM,是美国的RAMBUS公司开发的一种内存。与DDR和SDRAM不同,它采用了串行的数据传输模式。RDRAM的数据存储位宽是16位,远低于DDR和SDRAM的64位。但在频率方面则远远高于前者,可以达到400MHz乃至更高。同样也是在一个时钟周期内传输两次次数据,能够在时钟的上升期和下降期各传输一次数据,内存带宽能达到1.6Gbyte/s。普通的DRAM行缓冲器的信息在写回存储器后便不再保留,而RDRAM则具有继续保持这一信息的特性,于是在进行存储器访问时,如行缓冲器中已经有目标数据,则可利用,因而实现了高速访问。另外其可把数据集中起来以分组的形式传送,所以只要最初用24个时钟,以后便可每1时钟读出1个字节。一次访问所能读出的数据长度可以达到256字节。下图为SDRAM与RDRAM系统结构对比。
DRAM的存储单元结构与SRAM的锁存器存储结构不同,DRAM是利用电容来存储数据信息的,电容中有电荷代表逻辑“1”,没有电荷代表逻辑“0”,如下图所示。DRAM进行读/写操作时,行选信号与列选信号将使存储电容与外界的传输电路导通,从而可进行放电(读取)或充电(写入)。目前的主流设计中,刷新放大器功能已经被并入读出放大器(Sense Amplifier,简称S-AMP)中。