MIPS32的CPU设计源码，FPGA，五级流水线

「已注销」

于 2023-03-13 10:10:50 发布

阅读量183

点赞数

文章标签：算法

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/2301_76986026/article/details/129486449

版权

MIPS32的CPU设计源码，FPGA，五级流水线。
语言:Verilog+C+汇编
硬件平台:Altera DE1 DE2
每添加新指令都有完整工程，最后增加了Wishbone总线并移植了ucosii内核。
可使用汇编语言或者C语言生成指令。
图为使用挂载在总线上的GPIO点亮数码管显示LOVE字样。
请添加图片描述

ID:3635694745917991

请添加图片描述

「已注销」

关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
MIPS32的CPU设计源码，FPGA，五级流水线

每添加新指令都有完整工程，最后增加了Wishbone总线并移植了ucosii内核。图为使用挂载在总线上的GPIO点亮数码管显示LOVE字样。MIPS32的CPU设计源码，FPGA，五级流水线。硬件平台:Altera DE1 DE2。可使用汇编语言或者C语言生成指令。语言:Verilog+C+汇编。
复制链接

扫一扫

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。