- 博客(240)
- 收藏
- 关注
RSS订阅
原创 DC-DC降压转换器PCB设计全解析
DC-DC降压转换器的PCB布局设计直接影响电源效率、电磁干扰、稳定性和热性能。关键设计因素包括：优化旁路电容布局以降低环路电感，合理规划大电流走线宽度，根据开关频率选择元件尺寸，控制热阻（RθJA）确保散热效率，以及精确布置反馈补偿网络。设计中需特别注意高di/dt路径的场效应管布线，采用紧凑布局减少寄生电感，并通过多层板结构和散热过孔优化热管理。无论是外置还是集成式场效应管设计，都需要平衡电气性能与散热需求，遵循IPC标准规范，才能实现高效可靠的电源转换方案。
2025-12-25 08:30:00
18
原创 揭秘MIPI D-PHY：移动设备的图像传输核心
MIPI D-PHY是移动设备内部图像数据传输的物理层标准，具有双模式工作（高速/低功耗）、源同步时钟和多通道架构等特点，支持4K/8K高带宽需求。广泛应用于智能手机、汽车电子（ADAS/车载显示）及无人机等新兴领域。测试验证需关注发射机、接收机和互连通道性能，设计时需注意短距离传输限制和信号完整性优化。
2025-12-22 08:30:00
799
原创 高速SerDes均衡技术解析
均衡技术是高速SerDes链路中补偿信道损耗和失真的核心技术，通过FFE、CTLE和DFE三种主要方法对抗码间干扰(ISI)。FFE在发射端预补偿前光标干扰，CTLE通过提升高频增益补偿信道损耗，DFE则精准消除后光标干扰。三种技术各具优势：FFE实现简单且不放大噪声，CTLE功耗低易于集成，DFE能自适应调整且保持信噪比。这些技术协同工作可有效提升系统传输速率和可靠性。
2025-12-19 08:30:00
1555
原创 为什么需要用CST进行SI仿真 ？
本文分享了基于CSTPCBStudio的USB3.1信号仿真全流程，包括模型准备、求解器设置、S参数分析等核心内容。针对高速PCB设计中SI/PI联合仿真的痛点问题，文章深入探讨了网格剖分优化、系统级协同仿真等关键技术，并以DDR总线为例详细解析了三阶段仿真策略。作者还推荐了《基于CST MWS Studio信号和电源完整性仿真》视频课程，系统讲解传输线建模、网格剖分原理及DDR联合仿真等实战技能，帮助工程师实现从操作员到仿真专家的能力跃迁。课程涵盖6大模块，旨在提升高速电路设计能力，缩短研发周期。
2025-12-11 08:30:00
1049
原创 信号与电源仿真：分而治之的高效策略
针对PCB设计中信号线与电源平面联合仿真问题，专业分析表明：直接采用三维全波电磁仿真提取S参数会导致严重的效率与精度失衡。主要矛盾包括：1）网格划分矛盾，窄信号线需密集网格而宽电源平面不需要；2）端口激励模式复杂化；3）高频信号与中低频电源特性难以兼顾。业界推荐采用分离提取+系统联仿策略：2.5D工具处理电源平面，3D全波仿真信号线，再通过电路仿真器联合分析。该方法虽存在局部耦合效应丢失、建模复杂度增加等局限，但在工程效率与精度间实现了最佳平衡，成为行业标准实践。
2025-11-21 08:30:00
65
原创 一文读懂 CST 时/频域求解器
本文系统介绍了CST Studio Suite中的关键网格技术——六面体网格、四面体网格以及TLM求解器专用的八叉树非均匀网格技术。重点阐述了六面体网格的三项核心技术：理想边界拟合(PBA)技术可精确处理曲面边界，薄片技术(TST)能高效模拟薄层结构，自适应八叉树网格实现计算资源最优分配。同时详细对比了六面体网格与四面体网格的特点及适用场景，前者适用于系统级EMC/EMI分析等时域问题，后者擅长处理复杂曲面和异质材料的频域问题。
2025-11-04 08:30:00
172
原创 探索如何利用CST和ADS进行DDR的SIPI联合仿真
本文系统介绍了CST和ADS两款工具进行DDR信号完整性/电源完整性(SI/PI)联合仿真的方法。CST采用工作室协同方式，通过PCB布局导入、材料设置、模型分配等步骤，重点分析了电源阻抗优化和信号波形质量。ADS则利用SIPro、PIPro等专用工具，突出系统级验证和自动化优化功能。两者各有优势：CST擅长3D结构精确建模，ADS更适于快速系统验证。文章建议可根据项目需求混合使用两种工具，并提供了模型简化、频带选择等实用技巧。通过对比分析，为工程师选择仿真工具提供了决策参考。
2025-11-01 08:30:00
720
原创 CST中波导端口的定义
CST软件中的波导端口是一种特殊边界条件，用于激励结构和计算网络参数。其原理是通过求解端口面内所有可能的电磁场传播模式，实现高精度能量激励与吸收。主要功能包括精确计算S参数、模式分析与控制、宽带仿真和参考平面去嵌。关键设置涉及端口尺寸（需完全覆盖传输线截面）、对齐要求（必须与坐标轴平行/垂直）和模式数量选择。该端口特别适用于标准波导、同轴线和平面传输线结构，相比离散端口具有更高精度但灵活性较低。正确设置端口尺寸和模式数量是保证仿真精度的关键。
2025-12-15 08:30:00
42
原创 SerDes学习笔记：DFE均衡架构示例（USB3.1、PCIe3.0\4.0）
本文探讨了DFE均衡器架构在不同数据接口中的应用特性。研究表明，抽头数量随数据速率提升而增加，1-16抽头架构较为常见。通过PCIeGen3/4实例分析，对比了单抽头、双抽头和15抽头DFE的性能差异，证明多抽头结构能通过精细调节有效提升噪声容限和降低误码率。文章详细阐述了DFE工作原理，包括其通过反馈信号对输入信号的补偿机制，以及不同抽头对消除码间干扰的作用。实验采用8Gbps速率(125ps/UI)进行波形仿真，直观展示了均衡处理前后的信号变化，为理解信道均衡技术提供了重要参考。
2025-12-08 08:30:00
104
原创 SerDes学习笔记：接收机CTLE均衡架构示例（USB3.1、PCIe3.0\4.0\5.0）
本文分析了USB3.1和PCIe标准中连续时间线性均衡器(CTLE)的设计演进。USB3.1Gen1采用一阶CTLE，其传递函数在长信道下具有有源滤波器特性；Gen2版本延续类似架构，通过Adc参数调节零点频率。PCIeGen3/4保持一阶结构但调整极点位置，Gen5升级为二阶传递函数，扩展Adc调节范围至-5dB~-15dB。研究表明，CTLE能有效改善信号完整性，通过参数优化可平衡信号衰减与码间干扰抑制。
2025-12-02 08:30:00
105
原创 SerDes学习笔记：发射机均衡架构示例（USB3.1、PCIe3.0）
本文分析了不同速率下串行接口的发送端均衡架构设计。低速链路（如PCIe Gen1/2、USB3.1 Gen1）采用2抽头FIR滤波器，而高速链路（如PCIe Gen3/4/5、USB3.1 Gen2）使用3抽头FIR架构，引入预冲和去加重概念来补偿ISI。通过对比均衡前后脉冲响应和眼图，验证了均衡技术能有效改善信号质量。文章详细阐述了均衡参数定义、抽头系数计算方法及规范要求，并提供了USB3.1 Gen2在不同信道损耗下的均衡效果实测数据。
2025-11-26 08:30:00
72
原创 SerDes学习笔记：均衡技术详解 02
本文系统阐述了高速SerDes链路中均衡技术的应用原理与实现方法。重点介绍了发射端预加重/FIR均衡和接收端CTLE/DFE/FFE等主流均衡方案，详细探讨了各类均衡器的频域特性、时域效果及硬件实现架构。
2025-11-17 08:30:00
129
2
原创 SerDes学习笔记：均衡技术详解 01
本文系统阐述了高速SerDes链路中均衡技术的应用原理与实现方法。重点介绍了发射端预加重/FIR均衡和接收端CTLE/DFE/FFE等主流均衡方案，详细探讨了各类均衡器的频域特性、时域效果及硬件实现架构。
2025-11-10 09:40:24
216
原创 PCB常见布局错误合集
PCB布局审核工作深具挑战，错误类型兼具隐蔽性与高发性，成因复杂且极易疏漏。这对审核者的专业知识、耐心与洞察力均提出了极高要求。本文基于笔者近年的实践经验，系统梳理了常见典型错误，旨在为设计人员提供实用参考，并提请各方引以为戒。
2025-10-23 08:30:00
388
2
原创 CST--如何导入外部的限值曲线
本文介绍了将外部设计标准中的限制曲线导入CST仿真环境的操作步骤：先在Excel中按公式计算数值并注意单位转换，保存为文本文件；在CST中新建工程，通过Post-Processing加载数据文件；将曲线从3D界面复制到Schematic界面，设置曲线属性后即可用于仿真判断与优化。整个过程实现了外部标准曲线与仿真环境的无缝对接。
2025-10-18 08:30:00
307
原创 车载电子组件和模块的EMC测试标准详解
本文基于CISPR25(2021)标准，重点整理了汽车电子组件与模块的EMC测试要求。主要内容包括：1）传导发射测试（电压法和电流探头法）的布置规范，涉及参考接地板尺寸、人工网络配置及线束布局；2）辐射发射测量的两种方法——全电波暗室法（ALSE）和带状线法（Stripline）的实施细则，涵盖天线选型、EUT定位及测试流程；3）不同类型人工网络（低压/高压/直流充电/交流电源）的阻抗特性与应用场景。测试限值采用多级分类，由供需双方协商确定，以满足不同车载系统的EMC要求。
2025-09-29 08:30:00
1059
原创 【知识分享】IBIS 建模指南 05
本文详细阐述了IBIS模型创建过程中的关键技术和数据规范要求。主要内容包括：1. 数据完整性检查要点，强调I-V和V-T数据必须覆盖所有工艺角且匹配；2. 数据限制处理方法，介绍100/1000点限制下的两种数据筛选算法；3. 特殊数据处理技术，包括内部终端电阻调整和V-T表时间窗口选择；4. 高级关键字应用，涵盖[ModelSelector]、[Sub model]、[DiffPin]等复杂功能实现方法；5. 预加重缓冲器等特殊结构的建模方案。
2025-09-18 08:30:00
1113
原创 【知识分享】IBIS 建模指南 04
文章详细阐述了将缓冲器数据转换为IBIS模型格式的核心步骤与规范要求。主要内容包括：1）IBIS文件三大结构（文件头信息、组件引脚映射、缓冲器行为描述）及其关键词定义；2）四种关键I-V表（上下拉、电源/地钳位）的数据处理规则，强调需避免重复计算效应；3）切换特性描述方法，指出V-T波形表优于Ramp数据的三大优势；4）差分缓冲器通过[DiffPin]关键词实现建模的特殊流程。文中特别强调数据外推校验、参考电压基准转换、工艺角数据排序等易错环节的处理技巧，为创建符合IBIS 4.0规范的精确模型提供指导。
2025-09-15 08:30:00
1537
原创 【知识分享】IBIS 建模指南 03
本文介绍了差分缓冲器的数据提取方法，重点分析了差分系统与单端系统的核心差异。文章详细阐述了差分接收机和驱动器的结构特点、工作原理及建模方法，指出全差分结构具有优异的电源噪声抑制能力。针对IBIS建模规范，作者提出了三维I-V曲面数据提取技术，并介绍了共模/差模电流分离、片上端接处理以及V-T表生成的解决方案。文章还探讨了差分电容（C_diff）的测量方法和数据简化策略，为复杂差分缓冲器的精确建模提供了系统化的技术路径。
2025-09-12 08:30:00
771
原创 【知识分享】IBIS 建模指南 02
本文详细介绍了单端缓冲器IBIS模型的提取方法，包括I-V特性数据和开关信息的获取流程。主要内容涵盖：1）通过电路仿真或物理测量获取I-V表数据，包括不同工作状态（高/低电平、高阻态）下的提取规范；2）V-T波形数据的采集方法，包括线性近似处理和负载条件选择；3）缓冲电容（C_comp）的四种测量技术及分解参数；4）实验室测量的具体配置和注意事项。文中特别强调数据参考基准的转换要求、扫描范围设置原则，以及封装寄生参数的处理方法，为构建精确的IBIS模型提供了系统指导。
2025-09-09 08:30:00
871
原创 【知识分享】IBIS 建模指南 01
本文档介绍了为数字集成电路生成IBIS模型的标准流程。IBIS作为一种行为级I/O缓冲器建模规范，通过ASCII文件描述元器件的电气特性而不泄露电路细节。文档详细说明了IBIS文件的关键要素，包括缓冲器I-V特性、切换时序和封装参数等数据表，并列举了创建模型的五个关键步骤：前期规划、数据采集、格式转换、文件校验和硅后验证。特别强调了模型复杂度决策、工艺角定义和同步开关噪声处理等关键考量因素，同时提供了完整的信息核对清单。该指南适用于IC设计、信号完整性分析及相关仿真领域的专业人员。
2025-09-06 08:30:00
1179
原创 内容检索（2025.08.30）
本平台聚焦信号完整性与电磁兼容难题，分享设计实践心得。内容贯穿阻抗匹配、布线精髓，深挖电磁干扰应对与滤波屏蔽之法，细究建模仿真与测试验证要点。每篇文章皆是对电子产品性能优化的深度洞察，邀您共同探索信号与电磁和谐之道，共筑稳定高效的数字天地。
2025-08-30 08:30:00
842
原创 LPDDR5 学习笔记08：电气参数设计要求
本文详细阐述了LPDDR5内存接口的关键电气规范和时序要求。主要内容包括：1）绝对最大额定值限制及长期工作可靠性说明；2）差分时钟信号（CK/WCK）的输入电压、转换速率和交叉点电压规范；3）单端时钟信号的定义和测量方法；4）时钟周期、抖动（周期抖动、相邻周期抖动）和累积误差的精确计算方法；5）片选信号在同步/异步模式下的接收器规范；6）命令地址信号和数据信号的接收器掩模定义及脉冲宽度要求。所有参数均严格定义了测量条件和合规标准，为LPDDR5接口设计提供了完整的电气规范参考。
2025-08-27 08:30:00
961
原创 【知识分享】什么是SGMII接口？
本文介绍了SGMII协议在PHY与MAC之间的数据传输机制。协议采用1.25Gbps差分信号和625MHz时钟实现高速传输，通过PCS编码和串行化处理GMII信号。在PHY侧，通过速率适配模块实现不同速率的信号转换；在MAC侧，通过PCS状态机恢复GMII信号。控制信息通过自协商机制传递，链路状态更新时延缩短至3.4毫秒。数据传输采用8B/10B编码，通过特定定界符标识数据包边界。LVDS接口设计参考IEEE1596.3标准，采用DDR电路实现差分信号的可靠传输。
2025-08-20 08:30:00
901
原创 【资料推荐】如何一步一步创建IBIS模型
本文介绍了IBIS（输入/输出缓冲器信息规范）模型的创建方法。与晶体管级的HSpice和Spectre模型不同，IBIS仅描述IC缓冲器的行为级电气特性，不涉及底层工艺细节。文章重点阐述如何获取IBIS模型所需信息，并提示常见错误规避方法，适用于具备信号完整性基础和IBIS规范知识的读者，同时要求熟悉Spice仿真工具。通过参考链接可获取详细建模指南。
2025-08-18 08:30:00
328
原创 【资料分享】DDR 学习笔记合集
本文系统介绍了LPDDR4/5和DDR4内存技术的核心要点。LPDDR4部分详细解析了读写操作的时序参数测试方法，包括写操作的tWPRE、tWPST等参数，以及读操作的tDQSQ、tQH等关键指标。DDR4部分阐述了其硬件架构特点、初始化校准流程和训练技术。LPDDR5/5X相关内容则涵盖了功能特性、上电初始化流程、ZQ校准模式、命令总线训练、WCK同步机制以及读写操作规范等关键技术细节。这些内容为内存接口设计提供了全面的技术参考，重点突出了时序参数校准、信号完整性保障和高速数据传输等内存设计的关键要素。
2025-08-13 08:30:00
1007
原创 【知识分享】S参数基础理论概述
本文系统阐述了高频网络参数及其测量方法。首先介绍了S参数作为N端口网络表征手段的本质，对比分析了H、Y、Z等不同参数集的特性差异及其测量条件要求。重点讨论了高频环境下传统参数测量的局限性，提出采用行波作为逻辑变量的必要性。深入解析了传输线理论中的入射波、反射波和驻波现象，推导了特性阻抗、反射系数等关键参数。详细阐述了S参数的物理意义和测量方法，包括双端口和多端口网络的测量原理。最后介绍了史密斯圆图这一实用工具，说明其在阻抗与反射系数平面间的映射关系及其在微波设计中的应用价值。全文构建了从基础理论到实际应用的
2025-08-08 08:30:00
837
1
原创 LPDDR5 学习笔记07：读写操作详解
本文介绍了LPDDR5 SDRAM的读写操作时序规范。对于读操作，需在时钟上升沿发送读指令，经过RL延迟后输出首个有效数据，并需定期校准采样时钟以补偿时序偏移。写操作需先建立WCK2CK同步状态，WCK信号需提前驱动，并在写入数据后保持活动状态。连续读写操作中，若指令间隔超过特定阈值需重新同步。还介绍了RDQS模式，通过数据选通信号提高高速场景下的数据采集可靠性。所有操作都需满足严格的时序参数要求，包括前后导码、后缀周期等，以确保数据可靠传输。
2025-07-28 08:30:00
2194
原创 LPDDR5 学习笔记06：Row Operation 详解
本文介绍了LPDDR5 SDRAM的ACTIVATE命令构成及执行要求，包含Activate-1和Activate-2两条子命令的触发条件与时间约束（tAAD≤8个周期）。详细说明了不同存储体模式（8B/BG/16B）的地址选择机制，以及行激活、预充电操作的时间参数（tRCD/tRAS/tRP等）。重点分析了全存储体预充电（tRPab）与单存储体预充电（tRPpb）的电流特性差异，并阐述了自动预充电功能（通过AP位控制）对系统性能的优化作用。所有操作均需严格遵循JEDEC JESD209-5C规范的时间参数
2025-07-25 08:30:00
812
原创 【知识分享】什么是RGMII接口？
RGMII（精简千兆媒体独立接口）是以太网PHY与MAC间的标准接口，将引脚数从24减至12个，支持10/100/1000Mbps三种速率。其核心特性包括：4位宽双工数据路径（TX/RX各配独立时钟），1000Mbps模式下采用125MHz双倍速率信令，低速模式单边沿触发。接口规范历经1.3（2.5V CMOS）和2.0（1.5V HSTL）版本演进，时序控制存在Original RGMII（PCB延迟1.5-2ns）与RGMII-ID（MAC内部延迟≥1.2ns）两种模式。通过特殊编码机制（RXDV/RX
2025-07-17 08:30:00
1031
原创 LPDDR5 学习笔记05：WCK操作详解
LPDDR5 SDRAM采用双时钟设计，写时钟（WCK）频率为命令时钟（CK）的2倍或4倍，需要通过WCK2CK同步机制解决时钟域对齐问题。该同步操作由带特殊标志位的CAS命令触发，控制器需提供半频WCK脉冲进行状态校准。同步完成后才能执行读写操作，且支持多存储体组同步和WCK常开模式以优化性能。掉电后必须重新执行同步流程，确保时钟域正确对齐。该机制有效解决了高速内存接口的时序挑战，为LPDDR5性能提升提供关键技术支撑。
2025-07-16 08:30:00
1400
原创 LPDDR5 学习笔记04：CA总线训练详解
LPDDR5 SDRAM的命令总线训练（CBT）是高频/中频操作前的关键步骤，通过调整内部参考电压VREF(CA)和时序优化信号完整性。LPDDR5提供两种CBT模式（通过MR13选择），均需通过模式寄存器（MR）配置频率设定点（FSP）和写时钟（WCK）参数。模式1通过DQ[7]电平切换FSP组，异步输出CA信号至DQ总线；模式2利用DMI[0]和DQ[6:0]动态调整VREF(CA)，并同步反馈CA捕获值。训练前后自动切换FSP设置，确保系统稳定性。CBT可从空闲或自刷新状态启动，但需避免掉电或
2025-07-11 08:30:00
1679
原创 LPDDR5 学习笔记03：ZQ校准模式详解
本文详细介绍了LPDDR5的两种ZQ校准模式：后台校准和基于指令的校准。后台校准模式下，DRAM自动执行校准并更新阻抗值，系统可通过监测ZQUF标志或定期发送锁存命令来维持精度；基于指令的模式则需要控制器主动发送校准命令。文章还阐明了两种模式在上电初始化、DVFSQ激活状态下的操作流程，以及模式切换的具体步骤。特别强调了ZQ发起芯片与目标芯片的操作差异，以及在不同电源状态下（如掉电模式）的校准处理方式。这些机制确保了LPDDR5在各种工作条件下都能保持精确的阻抗匹配。
2025-07-07 08:30:00
1617
原创 LPDDR5 学习笔记02：上电初始化与下电时序
LPDDR5上电初始化流程需严格遵守时序要求：首先确保电源按顺序上电（VDD1→VDD2H→VDD2L→VDDQ），RESET_n保持低电平至电压稳定。初始化包含自动ZQ校准、命令总线训练（CBT）、WCK2CK电平校准和DQ总线训练四个关键阶段，需完成全部训练后才能正常操作。在双电源轨系统中，须在CBT前设置MR13寄存器。复位操作需保持RESET_n低电平至少tPW_RESET时间，断电时要求CS保持低电平且电源电压有序下降。非受控下电时电压斜率需低于0.5V/μs，器件生命周期内不得超过400次非受控
2025-07-02 08:30:00
1367
原创 内容检索（2025.06.30）
本平台聚焦信号完整性与电磁兼容难题，分享设计实践心得。内容贯穿阻抗匹配、布线精髓，深挖电磁干扰应对与滤波屏蔽之法，细究建模仿真与测试验证要点。每篇文章皆是对电子产品性能优化的深度洞察，邀您共同探索信号与电磁和谐之道，共筑稳定高效的数字天地。
2025-06-30 08:30:00
922
原创 LPDDR5 学习笔记01：功能概述
LPDDR5/LPDDR5X SDRAM设备采用8/16DQ通道架构，支持2Gb-32Gb容量。通过CK命令时钟和更快的WCK数据时钟协同工作，7个CA引脚传输控制信息，支持2:1或4:1的WCK:CK比例。设备提供BG/8B/16B三种存储模式选择，分别支持不同数据速率（最高8.533Gbps）和突发长度。采用0.5V VDDQ电源电压，实现高速双倍数据速率传输，并通过差分WCK时钟完成数据采样。读写采用突发访问机制，需先激活命令再执行读写操作。新型LPDDR5X仅支持BG和16B模式，优化了高速性能。
2025-06-27 08:30:00
1691
原创 【知识分享】DDR4 初始化校准和训练详解
本文详细介绍了DDR4 DRAM的初始化流程，主要包括四个关键阶段：1) 电源上电与初始化阶段，涉及复位信号时序、时钟稳定等规范要求；2) ZQ校准阶段，通过外部精密电阻调整DQ引脚阻抗；3) VrefDQ校准阶段，设置数据接收基准电压；4) 读写训练阶段，通过Write Leveling、MPR模式、Read/Write Centering等技术校准时序参数。文章深入解析了各阶段的工作原理、JEDEC规范要求和具体实现方法，为DDR4硬件设计提供了系统的技术参考。
2025-06-16 08:30:00
1430
原创 【知识分享】DDR4 硬件架构基础知识
DDR4是第四代双倍数据率同步动态随机存取存储器，采用1.2V低电压供电，支持2133～3200MT/s传输速率。其硬件架构基于Bank Group分层设计，每个Bank Group包含4个Bank，通过并行处理提升数据访问效率。内部采用8n预取架构，结合点对点总线设计，实现高带宽与低延迟。地址线分时复用行/列地址，支持高效寻址。此外，DDR4引入DBI、CRC等技术增强信号完整性，支持ECC校验提升数据可靠性。其封装形式多样，支持高密度模块，广泛应用于服务器、工作站及消费级设备，成为当前主流内存解决方案。
2025-06-10 08:19:16
1377
原创 浅谈 PAM-2 到 PAM-4 的信令技术演变
通信信令技术正从PAM-2（原NRZ）向PAM-4演进。PAM-2凭借简单可靠的特点长期支撑PCIe和以太网标准，但在32Gb/s以上速率时面临带宽限制。PAM-4通过多电平调制实现数据速率翻倍，已应用于400G以太网和PCIe Gen6等高速标准。虽然PAM-4信噪比降低9.6dB，但FEC纠错技术有效保障了传输可靠性。这一技术演进满足了数据中心等场景对超高速网络的需求，为通信行业发展提供了关键技术支撑。
2025-05-31 08:30:00
1115
原创 零基础学习电磁兼容（EMC）14--EMC研究的实际意义
电磁兼容性研究意义重大。于电子产品和设备而言，能提升其可靠性，保障自身及周围系统稳定运行；对人体健康，可减少电磁污染伤害，降低疾病风险；在安全层面，能防止静电放电等引发的灾害事故；于信息安全，可防止高频辐射等导致的信息泄漏，保障军事、金融等关键领域信息安全。总之，电磁兼容性研究贯穿生活、生产与安全各环节，对推动科技进步、维护社会稳定、保障人类福祉有着不可替代的作用。
2025-05-25 08:30:00
656
安全与电磁兼容：精选文章引用格式汇总
2024-11-14
Snubber Circuit for Buck Converter IC
2024-09-30
Power Tips: Calculate an R-C Snubber in Seven Steps
2024-09-30
The Design of a Scalable 2000 Amp Core Power Rail
2024-03-30
分享一篇ADI官网上关于铁氧体磁珠应用的技术文章，系统分析了磁珠谐振的产生与阻尼设计优化，非常实用，值得学习！
2023-08-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人