一只豌豆象的博客

本平台聚焦信号完整性与电磁兼容难题，分享设计实践心得。内容贯穿阻抗匹配、布线精髓，深挖电磁干扰应对与滤波屏蔽之法，细究建模仿真与测试验证要点。每篇文章皆是对电子产品性能优化的深度洞察，邀您共同探索信号与电磁和谐之道，共筑稳定高效的数字天地。

原创第14讲：CST时域网格详解 -FIT/TLM六面体网格参数设置、剖分标准与工程优化技巧（SI/EMC通用实战）

本文基于全套实操界面、PCB / 射频 / EMC 标准结构剖分强制要求，完整拆解FIT/TLM 网格底层差异、全局网格全参数释义、新手入门模板、专业精细化调参、局部网格加密技巧、频率范围优化、工程模板快速复用，覆盖 SI 信号完整性、PI 电源完整性、EMC 电磁兼容三大主流仿真场景，所有参数配置均可直接套用。

2026-09-02 08:30:00 16

原创 10GBASE-T1车载以太网物理层深度解析：PMA架构、测试规范与链路设计要点

智能汽车向高阶自动驾驶、全域智能座舱快速迭代，车载感知、交互、算力设备的数据吞吐量呈指数级攀升，传统千兆车载以太网的带宽与传输能力已无法满足整车高速数据交互需求。在此产业背景下，10GBASE-T1 万兆车载以太网标准凭借优异的传输性能与车载场景适配性，成为整车骨干网络的核心承载技术。

2026-08-31 08:30:00 252

原创 PCIe 高速线缆全解析（连载・上）：PCI‑SIG 高速线缆标准演进与新一代 CopprLink 详解

PCIe 高速外置线缆是服务器、AI 加速器、存储系统板间 / 机架间互联的关键载体。OCuLink 作为曾经的 PCIe 外置线缆标准已经停止迭代，PCI‑SIG 在 2024 年正式推出继任者CopprLink，面向 PCIe5.0（32GT/s）、PCIe6.0（64GT/s）。本文梳理 PCI‑SIG 线缆标准发展时间线，拆解 CopprLink 内置线缆、外置线缆的连接器、传输距离、应用场景，厘清 CopprLink 与光互联、SFF‑8614 之间的关系，为硬件工程师选型提供参考。

2026-08-21 08:30:00 63

原创覆铜板如何决定PCB高速信号完整性（SI）性能？

本文探讨了覆铜板（CCL）在高速PCB设计中对信号完整性（SI）的关键影响。文章指出，当信号速率达到Gbps级别时，覆铜板的介质特性（Dk/Df参数）、玻纤织物效应、铜箔粗糙度以及物理公差等核心参数，会显著影响信号损耗、阻抗稳定性和时延一致性。通过对比不同参数下信号传输性能的变化，揭示了高速链路中基材选型的重要性。文章建议高速设计应优先选择低损耗、低玻纤效应、高精度公差的覆铜板，并搭配低轮廓铜箔以减少高频损耗，从而保障信号传输质量。

2026-08-14 08:30:00 269

原创信号完整性仿真自动化进阶：Matlab脚本批量解析S参数，MIPI/PCIe高速SI一键合规校验

本文提出了一种基于Matlab的自动化S参数分析解决方案，用于解决高速PCB信号完整性开发中传统人工分析效率低、易遗漏缺陷的问题。方案通过自研脚本实现一键式多指标合规判定，支持MIPI、PCIe等15类高速协议内置阈值库，自动生成可视化报告并定位缺陷。以2.5Gbps车载MIPI D-PHY通道为例，展示了从仿真导出到二次验证的全闭环流程，使单通道分析时间从6小时缩短至3分钟，显著提升效率并降低改版成本。该工具具有轻量化部署、多协议适配等优势，可形成企业标准化仿真规范，适用于各类高速接口项目开发。

2026-08-10 08:30:00 522

原创【干货分享】ESD 仿真方面的经典参考论文集合（资源可下载）

摘要：本系列研究聚焦静电放电(ESD)测试技术，包含12篇专题论文。研究内容涵盖：1)建立人体金属ESD基准放电事件模型，提出提升测试可重复性的规范指标；2)开发电路与数值仿真模型，实现ESD发生器的高精度建模；3)创新提出空气放电非线性电弧模型及FDTD激励源建模方法；4)构建系统化手机ESD软失效分析方法，通过RC滤波优化使干扰电压降低82%。研究采用理论建模、数值仿真与实验验证相结合的方法，为ESD测试标准化及电子设备防护设计提供重要参考。

2026-05-13 08:30:00 569

原创【知识分享】PCIe Redriver 和 Retimer 的基本定义

本文探讨了PCIe技术在高性能计算和AI数据中心等领域的应用，重点分析了信号完整性挑战及解决方案。文章比较了重驱动器(Redriver)和重定时器(Retimer)两种主要技术：Redriver通过模拟电路增强信号但会放大噪声，适合中等长度通道；Retimer通过数字信号处理完全重建信号，能重置抖动预算并参与协议交互，适合超长通道。作者详细介绍了PCIe信道损耗预算分配原则，并通过三种拓扑结构案例展示了Retimer如何有效扩展传输距离。最后指出Retimer虽性能优越但成本较高，而Redriver作为经济

2026-05-11 08:30:00 455

原创【知识分享】SerDes 高效学习笔记系列合集

本文集系统介绍了高速SerDes接口的关键技术，包括SSC扩频时钟、均衡技术（CTLE/FFE/DFE）和PoC同轴供电方案。重点分析了各类均衡器在不同标准（USB3.1、PCIe3.0/4.0/5.0）中的架构演进与实现方法，通过频域特性、时域效果和实测数据验证其改善信号完整性的作用。同时探讨了码间干扰机理及PoC技术原理，为高速数字系统设计提供重要参考。（149字）

2026-04-15 08:30:00 659

原创信号完整性基础知识梳理｜反射、串扰、回流路径，高速 PCB 设计必学

随着数字系统时钟速率跨越百兆赫兹、信号上升沿压缩至纳秒级以下，互连通道的寄生效应已不容忽视。实际工程中，偶发通信误码、眼图闭合、EMI裕量不足等顽疾，其根源多可追溯至PCB互连线的非理想行为。信号完整性（Signal Integrity, SI）正是系统研究此类高频效应的方法论，本文就其核心概念、元件建模、传输线理论、反射机制、串扰耦合及回流路径进行精要梳理。

2026-09-04 08:30:00 133

原创 PCIe 高速线缆全解析（连载・中）：OCuLink 深度技术解析

OCuLink 虽然已经停止标准迭代，但在大量现有服务器、存储、工业硬件项目中仍在大量使用。本篇完整拆解 OCuLink 标准：SFF‑8611 主机端、SFF‑8612 设备端连接器；线缆全套差分电气指标（阻抗、插入损耗、回波损耗、模式转换、线对内 skew）；VNA 测试 TRL 去嵌入原理；供电 VACT3.3V 与 5V 的分工逻辑；引脚定义与线缆内部 TX/RX 交叉；有源、无源线缆选型对比。

2026-08-28 08:30:00 26

原创第13讲：CST 时域求解器深度对比 - FIT 瞬态求解器 vs TLM 求解器

本文结合网格剖分规范、两种端口选型标准、PBA/TST 核心网格技术，完整拆解两套时域求解器底层原理、优缺点、工程适用场景，并给出清晰选型决策标准，覆盖 PCB 信号完整性、射频器件、EMI 屏蔽、SAR 生物电磁全领域，适合 SI 硬件、射频、EMC 仿真工程师收藏落地。

2026-08-26 08:30:00 29

原创第12讲：CST Circuit&Schematic 高速链路级联仿真教程-10Gbps 差分完整链路预仿真搭建与结果分析

本文介绍利用CST仿真软件进行10Gbps高速PCB链路信号完整性预评估的方法。通过将芯片扇出微带线、差分过孔、带状线等3D模型级联仿真，分析S参数、TDR阻抗、眼图等指标。重点讲解原理图搭建、Clone模块复用技巧，对比不同换层方案性能差异，并演示如何通过仿真预判走线长度限制和阻抗突变问题。该方法可在投板前识别信号损耗、反射等风险，适用于DDR/PCIe等高速链路设计优化，有效降低改版成本。

2026-08-19 08:30:00 25

原创第11讲：高速信号链路前/预仿真建模（MWS基础应用）-差分过孔Via Wizard参数化建模完整实操教程

本文详细介绍了使用CST Via Wizard工具进行PCB过孔建模的完整流程。文章首先阐述了核心模型定义，包括堆叠结构、焊盘堆叠、过孔分配和走线配置等关键环节。随后逐步演示了10层板差分通孔的具体操作步骤，涵盖General、Stackup、Padstack、Vias和Traces等选项卡的参数设置。完成建模后，文章指导了仿真环境配置，包括频率范围设置、网格剖分方式选择和GPU加速等。最后强调了参数化建模的复用价值，指出良好的建模方法对培养仿真思维习惯的重要性，建议读者通过实践掌握这一高效的设计评估工具。

2026-08-12 08:30:00 43

原创第10讲：CST SI 预仿真全教程-微带 / 带状 / 蛇形差分传输线参数化 3D 建模指南

本文介绍了在CST软件中建立传输线参数化三维模型的详细步骤，主要包括微带线、带状线和蛇形带状线三种结构的建模方法。文章分步讲解了从原理图界面创建、参数定义到3D模型生成的全过程，重点说明了带状线建模时的波端口尺寸调整和边界条件设置等关键操作，并针对蛇形线重叠问题提供了解决方案。作者强调参数化建模虽然步骤较多但能提高模型复用性，建议学习者分步练习以掌握系统仿真建模能力。全文配有具体操作图示，适合信号完整性领域工程师参考学习。

2026-07-30 08:30:00 92

原创第9讲：高速信号链路前/预仿真建模（MWS基础应用）开篇

本专栏第一阶段CST PCBStudio基础操作已完结，第二阶段转入MWS三维全波仿真平台。新阶段重点讲解10Gbps高速差分链路的三维建模与仿真验证，包括微带线、带状线、差分过孔等结构的参数化建模，通过全波算法精准分析损耗、阻抗、串扰等指标。相较二维仿真，三维建模能更真实反映高频效应，为PCB投板前提供可靠设计验证，减少硬件迭代成本。后续将分步讲解四类传输结构的建模方法及频域/时域仿真分析。

2026-07-22 08:30:00 45

原创揭秘万兆车载以太网PMA测试关键技术

本文介绍了车载以太网中耦合衰减、屏蔽衰减及异源串扰的测试方法。耦合衰减和屏蔽衰减测试采用三轴法，需确保连接器与线缆的平衡性和屏蔽性能匹配。异源串扰测试需在实验室环境下验证PSANEXT和PSAACRF要求，配置多端口测试夹具并考虑干扰端口功率总和。文章还提供了发射端与接收端功能间信道插入损耗和回波损耗的定义，建议多端口设计中相邻端口耦合强度不超过PSANEXT限值。测试涉及IEC62153-4-7等标准，适用于2.5G/5G/10GBASE-T1等车载以太网协议。

2026-07-20 08:30:00 74

原创效率革新 | 基于Matlab实现高速信号仿真高效分析

AutoSparameterTool正式版发布，解决高速信号完整性仿真痛点。该工具基于Matlab开发，可自动解析CST仿真数据，批量校验MIPI、PCIe等高速接口的无源指标，精准定位设计缺陷。通过车载MIPI案例验证，相比人工分析效率提升90%以上，避免隐性缺陷漏检。工具内置15类高速协议标准库，支持眼图模板生成、过孔共振计算等特色功能，实现仿真流程标准化、自动化。该方案显著缩短研发周期，降低企业SI仿真成本，是应对高速互连设计的有效解决方案。

2026-07-17 08:30:00 271

原创第8讲：基于CST PCB Studio的电源完整性仿真（IR Drop + PDN）

本文系统介绍了电源完整性（PI）仿真的两大核心模块：直流IRDrop仿真与交流PDN阻抗仿真。文章详细阐述了两种仿真的原理、算法（PEEC和3DFE-FD）及完整操作流程，包括参数配置、软件实操步骤和常见问题解决方案。IRDrop仿真用于分析直流供电压降问题，PDN仿真则针对高频电源噪声和谐振问题。文中还提供了优化建议和故障排查方法，如调整铜箔厚度、优化电容布局等，为高速数字系统的电源完整性设计提供了全面的技术指导。（149字）

2026-07-15 08:30:00 144

原创吃透 10GBASE-T1 PHY：从 PMA 原理到线束 PCB 工程落地全指南（下）

本文详细阐述了MultiGBASE-T1（2.5G/5G/10G）链路段的关键电气规范要求。重点包括：1）插入损耗、差分特性阻抗（100Ω）及不同速率下的回波损耗指标；2）耦合衰减与屏蔽衰减（≥45dB）的测试方法；3）外来串扰噪声（PSANEXT和PSAACRF）的功率限制要求。对于连接器和线缆设计，分别规定了独立通信信道（SCC）与耦合通信信道（多通道）场景下的测试指标，涵盖连接器、裸线缆、线缆组件及完整链路的性能参数。所有规范均基于IEC标准测试方法，确保在汽车环境下的可靠传输。

2026-07-13 08:30:00 65

原创第7讲：LPDDR4并行数据总线仿真（基于实战的CST PCB Studio批量化信号仿真）

本文介绍了CST PCB Studio中LPDDR4总线自动化仿真工具的关键配置与使用方法。LPDDR4作为低功耗高速并行总线，在车载、手持等设备中广泛应用。文章重点讲解了CST DDR Analysis工具的批量仿真功能，包括网络属性配置、驱动模型加载、时序参数设置等核心步骤，并针对眼图质量差、读写失衡等常见问题提供了解决方案。该工具可显著提升DDR总线仿真效率，适用于高速设计验证。

2026-07-08 08:30:00 86

原创吃透 10GBASE-T1 PHY：从 PMA 原理到线束 PCB 工程落地全指南（中）

本文详细介绍了PMA发送和接收功能的电气规范要求。发送端需满足时钟频率精度（±50ppm）、抖动容限（RMS<1/S ps）、线性度（SNDR>38dB@10G）、功率谱密度（-1~2dBm）等指标，并规范了6种测试模式的测量方法。接收端要求在标准信道下误码率低于10^-12，需具备均衡和回声消除功能。文中具体说明了各测试模式的配置要求、测量条件和合格标准，包括测试夹具选择、信号处理算法和关键参数计算公式。这些规范为高速PAM4信号传输系统的设计和验证提供了完整的技术依据。

2026-07-06 08:30:00 72

原创第6讲：USB3串行链路仿真（基于实战的CST PCB Studio高阶信号仿真）

本文介绍了USB3.1 Gen2高速差分链路的信号完整性仿真方法。主要内容包括：1）仿真核心思想，通过提取S参数、配置均衡算法验证链路可靠性；2）关键技术原理，涵盖TDR带宽计算、电路建模、IDEM宏模型、眼图生成和均衡算法；3）完整软件操作流程，从差分链路配置到眼图仿真；4）常见问题解决方案，如眼图闭合、仿真耗时、参数异常等。文章强调实战仿真与原理结合，需读者具备基础后深入学习。

2026-07-01 08:30:00 66

原创吃透 10GBASE-T1 PHY：从 PMA 原理到线束 PCB 工程落地全指南（上）

本文介绍了以太网物理层关键子层PMA（物理介质附属子层）的功能及其测试规范。PMA位于PCS与PMD之间，负责数字信号与模拟信号的转换，包括串并转换、时钟恢复等核心功能，并支持链路监测与调试。文章详细阐述了7种测试模式的定义与应用场景，涵盖发射机抖动、线性度、功率谱密度等参数的检测方法。测试模式包括特定信号序列的发送与验证，如JP03A/B、PRBS13Q等。此外还介绍了测试夹具的使用要求，为PMA的性能验证提供了完整的技术框架。

2026-06-29 08:30:00 111

原创第5讲：MIPI D-PHY 通道仿真实战演练以及Matlab如何助力仿真提效

本文介绍了MIPI数据通道的建模仿真实战案例，重点展示了如何结合CST仿真工具和Matlab自动化脚本提升仿真效率。通过实际案例演示了从PCB参数配置、S参数提取到眼图分析的全流程，并特别指出如何利用自定义Matlab脚本自动完成MIPI规范要求的各项指标测试，大幅提升分析效率。文章还分享了通过脚本发现并解决共模回波损耗问题的实际经验，以及如何将眼图分析功能集成到自定义测试系统中。最后强调自动化脚本开发对工程师提升工作效率和技术能力的重要性，预告相关测试系统即将发布。

2026-06-24 08:30:00 82

原创【干货分享】高通 SA8797P PCB 设计指南

高通SA8797P芯片高通在2024年10月峰会发布的最新一代ADAS平台，采用专业化分工设计，一颗芯片专攻智能座舱，实现沉浸式语音交互、高清影音娱乐；另一颗聚焦辅助驾驶，支持L3+级自动驾驶功能，实现了舱驾一体化的深度融合。文章详细介绍了该芯片各接口的layout设计规范，包括USB3.1/2.0、eDP/DP、DPRx、MIPI CSI/DSI、PCIe Gen5、UFS、USXGMII 等接口的阻抗、损耗、延时等关键指标要求，为新能源汽车电子设计提供重要参考。

2026-06-22 08:30:00 212

原创 CST 电磁工作室，你了解多少？

仿真技术通过虚拟样机分析帮助缩短产品研发周期，降低开发成本。CST工作室套装作为领先的三维电磁场仿真软件，凭借精度、速度和易用性三大优势，广泛应用于航空航天、电子通信等多个领域。它提供多种求解器和优化功能，支持复杂系统的建模与仿真。CST持续改进用户体验，包括界面设计和自动化仿真流程，满足不同领域工程师的需求。

2026-06-17 08:30:00 49

原创 PCB厚度：不起眼的尺寸如何决定电路板可靠性？

PCB厚度是电路板从顶层到底层的总高度，包含基材、铜层、预浸料等所有组成层的叠加总和。常用单位有毫米和密耳（1.6mm≈62mil）。厚度直接影响机械强度、散热能力、信号性能和制造成本，需根据应用场景选择：薄板（0.4-1.0mm）适合可穿戴设备等轻量场景；标准厚度（1.6-2.4mm）适用于大多数消费电子；厚板（≥3.2mm）用于高功率设备。选型需综合考虑铜重量、层数、基材特性及制造工艺，平衡性能与成本。1.6mm是通用选择，特殊需求需与制造商沟通。正确选择厚度可确保电路板稳定可靠运行。

2026-06-15 08:30:00 517 1

原创第4讲：单端传输线的时域眼图仿真（基于实战的第一次时域仿真拓展）

本文是CST仿真全流程系列教程的第四讲，重点讲解如何使用IBIS模型进行传输线眼图仿真。文章着重演示了基于IBIS驱动模型的时域仿真流程。教程包含IBIS模块导入、PRBS激励源设置（6Gbps速率）、芯片裸片探测点配置等关键操作步骤。通过Eyeanalysis模块生成带菱形模板(Eyemask)的眼图结果，并提示了后续可扩展的级联仿真高阶应用。本文作为基础课程收尾章节，为后续复杂仿真奠定技术基础。

2026-06-10 08:30:00 158

原创【干货分享】高通 SA8775P PCB 设计规范指南

高通SA8775P芯片是一款支持“舱驾一体”的单芯片方案，通过单颗SoC同时支持智能座舱与智能驾驶功能。文章详细介绍了该芯片各接口的layout设计规范，包括USB3.1/2.0、eDP/DP、MIPI CSI/DSI、PCIe Gen4、UFS等接口的阻抗、损耗、延时等关键指标要求，为新能源汽车电子设计提供重要参考。

2026-06-08 08:30:00 129

原创 PCB走线载流能力剖析：安全电流的核心逻辑与设计指南

摘要：PCB走线载流能力设计直接影响电路可靠性，需综合考虑走线宽度、铜厚度、温升、层类型等因素。电源走线需重点设计，其载流能力可通过IPC-2221公式计算（I=k×(ΔT)^b×A^c）。外层走线载流能力约为内层的2倍，设计时需注意：内层走线需更宽或更厚；走线应短直平滑；高温环境需预留余量；区分连续电流与脉冲电流。高电流场景可采用加厚铜箔、平行走线、铜浇注层等优化方案。核心原则是“散热优先，余量兜底”，确保电路稳定工作。

2026-06-05 08:30:00 314

原创第3讲：单端传输线的时域TDR仿真（基于实战的第一次仿真视角切换）

本文为CST仿真系列教程的第3讲，主要介绍传输线阻抗（TDR）的两种仿真方法：基于S参数的频域计算和基于高斯脉冲的时域计算。文章详细演示了在CST PCB Studio中修改电容参数、设置TDR仿真参数（包括截止时间和采样点数）的操作步骤，并通过对比实验展示TVS寄生电容对阻抗曲线的影响。最后将两种TDR方法的结果进行对比，验证了两种方法的一致性。本教程适合硬件工程师通过时域波形直观分析传输线阻抗特性，是信号完整性分析的重要技能。

2026-06-03 08:30:00 171

原创 MATLAB 无源 S 参数自动化指标测试系统 | 公测功能 & 适用场景介绍

摘要：本系统专为射频和高速硬件领域设计，提供S参数自动化分析、计算、绘图及判定的一站式解决方案，适用于PCIe、USB等高速接口验证、无源器件测试、批量数据处理等场景。支持多文件批量处理，自动生成标准化报告，内置行业阈值判级，大幅提升效率并减少人工误差。目前免费公测已开放，欢迎工程师及科研人员体验反馈。

2026-06-01 08:30:00 201

原创第2讲：单端传输线的频域仿真（基于实战的第一次仿真）

本文介绍了使用CST软件进行GMSL2单端传输线仿真的完整流程。主要内容包括：1) 建立PCB工程并导入设计文件；2) 设置2DTL求解器参数；3) 配置S参数仿真任务；4) 添加模型；5) 对比分析参数对传输性能的影响；6) 导入设计限制曲线进行合规性验证。通过该案例，读者可以掌握CST软件进行高速信号完整性仿真的基本方法和关键步骤，适用于常规高速串行链路的性能评估。

2026-05-27 08:30:00 198

原创【干货分享】高通 SA8295P PCB 设计规范指南

高通SA8295P芯片是第四代骁龙汽车数字座舱平台的核心组件，采用5nm工艺，集成高性能CPU/GPU和30TOPS算力的NPU。文章详细介绍了该芯片各接口的layout设计规范，包括USB3.1/2.0、eDP/DP、MIPI CSI/DSI、PCIe Gen3等接口的阻抗、损耗、延时等关键指标要求，为新能源汽车电子设计提供重要参考。

2026-05-25 08:30:00 222

原创第1讲：PCB导入与检查（仿真基础核心）

本文详细介绍了CST仿真软件在PCB信号完整性分析中的全流程操作指南。主要内容包括：1）核心模块原理，强调PCB模型准确性的重要性；2）关键参数配置方法，涵盖介质填充模式、蚀刻系数、2DTL传输线算法等；3）完整操作步骤，从工程创建到最终检查共8个关键环节；4）常见问题解决方案，如阻抗偏差、短路报错等5类典型问题。文章特别指出Effective模式、蚀刻系数设置和过孔建模等关键配置对仿真精度的影响，提供了详细的参数设置建议和操作指引，为工程师进行高精度PCB仿真提供了系统性的技术参考。

2026-05-20 08:30:00 251

原创【干货分享】高通 SA8155P PCB 设计规范指南

高通SA8155P芯片是第三代骁龙汽车数字座舱平台的核心芯片，是业界首款采用7纳米制程工艺的车规级数字座舱SoC。同代平台还包括性能级（Performance）的SA6155P和至尊级（Premiere）的SA8195P。文章详细介绍了该芯片各接口的layout设计规范，包括USB3.1/2.0、DP、MIPI CSI/DSI、PCIe Gen3、UFS等接口的阻抗、损耗、延时等关键指标要求，为新能源汽车电子设计提供重要参考。

2026-05-18 08:30:00 185

原创《从零学会 CST 仿真全流程》专栏简介

本专栏系统讲解CSTPCBStudio与MWSStudio在高速PCB仿真中的应用，涵盖SI/PI仿真全流程。重点介绍CSTPCBStudio用于板级信号完整性分析，CSTMWS用于3D高频电磁仿真，以及电缆、低频、多物理场等配套工具。课程以实战为导向，通过USB3.1、LPDDR4等案例，手把手教学软件操作与工程应用，适合硬件工程师、EMC工程师及电子专业学生学习。内容注重实操，弱化理论，帮助快速掌握仿真核心技能。

2026-05-15 08:30:00 322

原创【学习分享】数字时钟恢复（CDR）技术和锁相环（PLL）应用分析

本文系统阐述了时钟数据恢复(CDR)技术在高速信号测试中的关键作用，重点分析了基于锁相环(PLL)的三种时钟恢复方法。文章详细介绍了二阶锁相环的参数配置、抖动传递函数(JTF)和观测抖动传递函数(OJTF)特性，并通过GMSL链路测试案例展示了实际应用。同时比较了一阶、二阶和三阶锁相环的特点及适用场景，指出三阶锁相环在高带宽、超低抖动测试中的优势。文章强调合理配置PLL参数对信号质量分析的重要性，为高速信号测试提供了实用指导。

2026-05-06 08:30:00 222

原创【知识分享】基于CST的接触/空气静电放电仿真流程

本文研究了静电放电(ESD)发生器的建模与仿真方法。基于IEC61000-4-2标准，采用CST软件建立了接触放电和空气放电两种ESD发生器模型，通过参数化分析探讨了接地带几何特性、电感参数及电弧长度等关键因素对放电波形的影响。研究表明，接地带厚度和长度会显著改变回路电感，从而影响ESD波形；而空气放电中电弧长度的变化会导致放电特性的明显差异。仿真结果与标准要求和实测数据吻合良好，验证了模型的准确性。该研究为ESD敏感度测试提供了可靠的仿真工具，有助于在产品开发阶段进行虚拟ESD验证。

2026-04-29 08:30:00 477

原创 USB3.2 学习笔记02：TX物理层一致性测试项解析（高速模式抖动与眼图）

本文详细介绍了USB3.2高速传输（5Gbps/10Gbps）的关键测试方法。重点包括抖动预算分配、时钟恢复功能测试、扩展频谱时钟（SSC）验证（含5Gbps和10Gbps测试步骤）、眼图测试规范（含Gen1/Gen2详细测试流程）以及发射机均衡测试（含3抽头FIR均衡器原理）。测试需使用特定合规码型（如CP0-CP16），通过高速示波器捕获波形，应用参考均衡器和抖动传递函数进行分析。所有测试需满足USB3.1规范中关于抖动、眼图模板和均衡参数的严格要求，确保在10⁻¹²误码率下的传输可靠性。

2026-04-27 08:30:00 411

CST 工作室套装宣传手册2026

CST工作室套装作为三维电磁场(EM)仿真软件市场的领导者，是一款适用于所有频段电磁场仿真的高性能软件。它将领先的技术、友好的用户界面和富有经验的专业技术支持人员结合在一起，持续不断地为用户提供最佳电磁仿真方案。CST电磁仿真解决方案以其精度、速度和易用性被世界各地优异的技术和工程公司广泛采用，应用领域包括航空航天、汽车、国防、电子、医疗卫生和通信等。CST目前隶属于达索系统旗下的SIMULIA品牌。

2026-06-14

基于CST的SerDes信道抖动合规性分析：统计建模与均衡技术在USB Type-C高速接口设计中的应用

2026-05-19

基于 FDTD 的 ESD 模拟器数值建模及结构参数放电特性关联研究

摘要：静电放电（ESD）发生器广泛用于测试电子设备对人体手持小金属物件（如钥匙）静电放电的抗扰鲁棒性。目前业界正围绕 IEC 61000-4-2 ESD 标准展开热烈研讨，旨在提升测试结果的可重复性。本文对 ESD 仿真发生器进行数值分析，建立其结构参数与放电电流、电磁场参数之间的关联关系。研究采用时域有限差分法（FDTD），将继电器（接触放电模式）建模为时变电导率介质。仿真过程分为充电阶段与稳态阶段，直至达到静电平衡状态；随后改变继电器电导率，完成放电过程仿真。研究采用自研程序代码对该模型进行数值计算。文中对比了仿真放电电流、ESD 发生器实测电流与 IEC 标准基准放电电流，并针对发生器的多项结构设计方案开展仿真分析。使用场景 1. IEC 61000-4-2 标准优化与 ESD 测试可重复性研究； 2. 基于 FDTD 自编程序的 ESD 模拟器整机数值仿真； 3. ESD 发生器结构参数设计、方案迭代与性能仿真预研； 4. 人体金属物件 ESD 放电机理与电子设备抗扰度研究； 5. 电磁兼容数值算法开发、ESD 仿真模型理论研究。研究目标 1. 建立基于 FDTD 的 ESD 模拟器数值仿真模型，实现充电 — 稳态 — 放电完整过程模拟； 2. 以时变电导率方式精准等效继电器接触放电工作特性； 3. 厘清发生器结构参数与放电电流、电磁场参数的关联规律； 4. 通过仿真、实测与 IEC 标准基准电流比对验证模型可靠性； 5. 完成多结构设计方案仿真分析，为 ESD 模拟器优化及标准修订提供支撑。

2026-05-09

ESD 辐射场数值预测及自由空间场传感器实测重构研究

内容概要：本文研究了静电放电（ESD）产生的辐射电磁场的数值预测与实测方法。提出了一种基于有限积分技术（FIT）的高效数值模型，并利用Microwave Studio（MWS）软件对ESD测试装置进行建模，准确复现了接触模式下的放电电流，考虑了发生器的负载效应。同时，采用简单的自由空间电场与磁场传感器测量ESD事件辐射场，并分别通过MWS数值仿真和集总电路理论模型对传感器进行校准，获得其传递函数，从而由测量电压反推出实际电磁场。验证结果表明，数值模拟与实验测量在高达2 GHz范围内具有良好一致性，证明了该方法的有效性和准确性。; 适合人群：从事电磁兼容（EMC）、电子系统抗干扰设计、ESD防护研究的工程师与科研人员，具备电磁场理论和电路基础知识的专业人士。; 使用场景及目标：①用于评估电子设备在ESD事件下的辐射电磁干扰（EMI）特性；②支持符合IEC 61000-4-2标准的ESD测试中辐射场效应的分析与标准化工作；③为ESD源建模、传感器校准及场重构提供实用的技术路径。; 阅读建议：建议结合文中MWS建模细节与传感器等效电路分析，深入理解场传感器的频率响应特性及其校准方法，重点关注数值与理论方法的适用频段差异，在实际应用中根据精度需求选择合适的校准方式。

2026-05-09

手机 ESD 软失效系统化分析及 RC 滤波防护优化研究

内容概要：本文提出了一种系统性的分析方法，用于研究手机静电放电（ESD）引起的软故障。该方法结合了ESD仿真与手机ESD特性表征两个并行流程，建立了包括ESD发生器、测试环境和手机本体在内的仿真模型，并通过实验验证了模型的准确性。该方法应用于滑盖式手机的ESD软故障分析，识别出导致系统冻结的关键信号，并设计RC低通滤波器作为改进措施。仿真结果显示关键信号电压水平降低超过82%，经重新测试后未再出现ESD软故障，验证了改进方案的有效性。; 适合人群：从事电子设备电磁兼容性（EMC）设计、硬件可靠性开发或移动设备研发的工程师，以及相关领域的研究人员。; 使用场景及目标：① 分析电子设备在ESD环境下出现的临时性功能异常（如系统冻结、重启等）的根本原因；② 设计并验证提升设备ESD抗扰度的硬件级解决方案；③ 结合仿真与实验手段优化产品鲁棒性设计。; 阅读建议：此资源强调理论建模与实验验证相结合的研究路径，建议读者重点关注其双轨分析流程（仿真+实测）、关键信号定位方法及滤波器设计原则，在实际项目中可参照该方法论进行类似故障的排查与优化。

2026-05-09

基于 FDTD 的 ESD 发生器数值建模及放电特性仿真研究

内容概要：本文提出并验证了一种基于有限差分时域（FDTD）方法的静电放电（ESD）发生器数值模型，能够仅根据ESD发生器的几何结构和充电电压来预测其放电电流及瞬态电磁场。该模型通过引入时间相关介质特性，精确模拟了从静态场建立到继电器导通引发放电的全过程，并与实测数据进行对比，结果表明仿真与测量在电流波形、上升时间、峰值电流以及近场分布等方面具有良好的一致性。研究还探讨了不同设计参数对电流和场的影响，如脉冲整形滤波器、接地线结构和铜环设计等，为优化ESD模拟器设计提供了理论支持。此外，文章分析了边界条件、计算域大小等因素对收敛性的影响，确保了模拟结果的可靠性。; 适合人群：从事电磁兼容（EMC）、静电放电防护、高速电路设计及相关领域的研究人员、工程师和技术人员，尤其是熟悉FDTD仿真或有相关实验背景的专业人士。; 使用场景及目标：①用于评估和优化ESD发生器的设计方案，提升测试可重复性；②研究不同品牌ESD设备间测试差异的原因；③作为电磁干扰建模的基础工具，预测ESD耦合路径及其对电子系统的影响；④支持IEC标准制定中的技术论证工作。; 阅读建议：本文涉及较强的电磁场数值计算背景，建议读者具备FDTD方法、麦克斯韦方程组及时域仿真基础知识，结合文中图示与等效电路模型深入理解物理机制，并关注仿真设置（如边界条件、材料建模）对结果的影响，以便在实际工程中正确应用该建模方法。

2026-05-09

FDTD 激励源建模及激励源与边界条件误差量化研究

内容概要：本文研究了在时域有限差分（FDTD）方法中电压源和电流源的建模方式，重点比较了“添加源”与“替换源”的差异，并利用传输线类比解释其物理行为。文章采用无穷小电流元（ICE）作为验证模型，分析了在有限网格尺寸下源建模带来的近场误差以及辐射边界条件随距离变化的影响。通过与解析解对比，量化了不同网格大小和边界位置下的模拟误差，指出当网格点距源少于约六个单元时误差显著增大，且边界应置于距离源大于半个波长的位置以保证精度。研究结果为提高FDTD仿真准确性提供了指导原则。; 适合人群：从事电磁场数值计算、天线设计或生物医学电磁应用的研究人员，具备电磁理论和计算电磁学基础的研究生及工程技术人员。; 使用场景及目标：①理解FDTD中电压源和电流源的不同实现方式及其对波反射和透射的影响；②掌握如何通过ICE模型验证仿真程序正确性并评估源附近及边界处的误差来源；③优化仿真设置，如网格划分密度和吸收边界位置，以提升计算效率与结果精度。; 阅读建议：此文献理论与仿真结合紧密，建议读者在学习过程中结合FDTD基本原理，动手复现文中案例，重点关注误差分析部分的数据图表，深入理解网格分辨率和边界条件对仿真结果的影响机制。

2026-05-09

人体金属 ESD 基准放电事件表征及 ESD 发生器参数与失效等级关联研究

本文摘要：静电放电（ESD）发生器用于测试电子设备的静电放电耐受鲁棒性。绝大多数静电放电发生器均依据IEC 61000-4-2标准规范研制。该标准仅通过少数几项参数，规定了放电峰值电流、上升时间及下降沿指标。由于缺少瞬态电磁场规范要求，即便不同发生器的电流波形高度相近，实测结果仍会因设备型号差异而出现偏差。制定瞬态电磁场相关规范，是提升静电放电测试可重复性的必要举措。电流相关指标规范应以人体金属接触式基准静电放电事件为依据。在保留现行标准既定的峰值电流与上升时间参数的前提下，本文确定了5kV、850μm 电弧长度的基准 ESD 工况，并据此推导给出电流变化率、电磁场及感应电压的规范指标。最后将该基准工况参数与主流商用 ESD 发生器的参数进行了对比分析。使用场景 1. 行业标准制定 / 修订：IEC 61000-4-2 标准更新、ESD 测试规范编制场景。 2. ESD 发生器研发与校准：仪器厂商设计、标定、优化静电放电发生器。 3. 电子可靠性测试：车载电子、消费电子、工业控制设备 ESD 抗扰度测试实验室。 4. 学术科研与教学：电磁兼容、ESD 防护方向科研研究、高校及高职电子类专业教研参考。 5. 工程故障分析：解决不同 ESD 测试仪测试结果不一致、产品 ESD 失效复现难的工程问题。研究目标 1. 界定人体金属 ESD 基准放电事件的标准工况与特征参数。 2. 在保留现有 IEC 61000-4-2 电流核心参数基础上，补充瞬态电磁场、电流变化率、感应电压等缺失规范指标。 3. 揭示 ESD 发生器参数与电子设备失效等级的关联关系。 4. 解决不同型号 ESD 发生器测试结果偏差问题，提升 ESD 测试的一致性、可重复性与权威性。 5. 为后续 ESD 标准完善、发生器参数优化、电子设备 ESD 防护设计奠定基准理论依据。

2026-05-09

面向敏感度研究的 ESD 激励简化建模及 CST 仿真应用

摘要：本文提出一种现有静电放电（ESD）发生器的简化模型，可在 CST 电磁仿真工作室中对静电放电脉冲（电流与电磁场）进行建模。该模型适用于仿真静电放电对各类结构的激励效应，但并不用于从研发设计层面预测 ESD 发生器自身的电流与电磁场特性。研究目标是以最少细节同时对 ESD 发生器与敏感受扰结构进行建模，同时保证电流与电磁场的仿真结果具备极高吻合度。使用场景 1. CST 电磁仿真环境下 ESD 干扰激励建模与仿真分析； 2. 电子 / 电气结构 ESD 电磁敏感度、抗扰度仿真研究； 3. ESD 干扰对敏感电路、设备、腔体结构的影响机理仿真； 4. 电磁兼容科研仿真、工程预研与失效机理仿真复现； 5. 无需精细设计 ESD 发生器、只关注外部干扰效应的仿真场景。研究目标 1. 提出面向敏感度研究的 ESD 发生器简化激励模型； 2. 在 CST 中实现 ESD 电流与电磁场脉冲精准建模； 3. 以最少模型细节兼顾 ESD 发生器与受扰结构联合仿真； 4. 保证仿真电流、电磁场结果高吻合度。

2026-05-09

面向产品注入的 ESD 发生器空气放电全波仿真及非线性电弧建模

摘要：本文提出一种仿真空气放电静电放电（ESD）注入设备过程中电流与电磁场的方法，该方法将待测设备（DUT）特性的线性描述与非线性电弧电阻方程相结合。现行主流测试标准 IEC 61000-4-2 规定：对金属表面采用接触放电，对非导电表面采用空气放电。接触放电模式下，ESD 发生器可视为线性系统；而在空气放电模式中，强非线性电弧是放电电流回路的重要组成部分。本文提出一种融合ESD 发生器全波线性模型与非线性电弧模型的仿真方法，用于求解空气放电工况下的电流与电磁场。文中给出两组工况的放电电流与电磁场实测对比结果：一是 ESD 发生器向接地平面放电，二是 ESD 发生器向小型受试设备放电。使用场景 1. 遵循 IEC 61000-4-2 标准的 ESD 空气放电机理研究与仿真建模； 2. 非导电表面空气放电对电子设备、整机产品的电磁干扰耦合仿真； 3. ESD 非线性电弧特性建模、全波电磁仿真与电路非线性联合仿真； 4. 消费电子、工业设备、车载电子等产品 ESD 空气放电失效机理仿真复现； 5. 电磁兼容科研、ESD 测试方案预研、仿真方法标准化研究。研究目标 1. 建立适配 ESD 空气放电场景的全波仿真 + 非线性电弧融合建模方法； 2. 区分并阐释接触放电线性特性与空气放电电弧非线性特性差异； 3. 精准求解空气放电下的放电电流与瞬态电磁场分布； 4. 依托接地平面、受试设备两类典型工况实测比对，验证所提仿真方法的有效性与工程适用性。

2026-05-09

Noiseken ESD 发生器全波仿真建模及实测校验研究

摘要：本文搭建了CST 微波工作室仿真模型，用于模拟符合IEC 61000-4-2标准的静电放电（ESD）发生器的放电电流与瞬态电磁场。对 Noiseken 品牌 ESS-2000 型 ESD 发生器的各分立器件进行逐一建模、参数验证并整机集成。通过将仿真得到的放电电流波形与环路感应电压和实测结果进行比对，完成了该全波仿真模型的有效性校验。使用场景 1. CST 平台下商用 ESD 发生器全波精细化建模仿真； 2. Noiseken ESS-2000 仪器性能仿真、机理分析与参数校核； 3. 依据 IEC 61000-4-2 标准的 ESD 瞬态电磁场、放电特性仿真研究； 4. 电磁兼容工程仿真、电子设备 ESD 抗扰度联合仿真预研； 5. ESD 仪器拆解建模、器件参数标定与整机仿真验证科研场景。研究目标 1. 建立 Noiseken ESS-2000 型 ESD 发生器的 CST 全波仿真模型； 2. 完成分立器件单独建模、参数验证及整机模型集成； 3. 实现放电电流、瞬态电磁场与环路感应电压的仿真复现； 4. 借助实测数据比对，验证全波模型的精度与有效性，为标准化 ESD 发生器全波仿真提供参考模型。

2026-05-09

ESD 发生器电路与数值仿真建模及模型有效性验证研究

内容概要：本文提出并验证了两种用于静电放电（ESD）发生器的精确建模方法——电路模型和基于数值仿真的全波模型，旨在准确模拟接触模式下的放电电流，并考虑负载效应。电路模型采用SPICE类等效电路，适用于通用电路仿真软件；全波模型则基于商业软件Microwave Studio（MWS），利用有限积分技术进行三维电磁场仿真。两种模型均通过与标准IEC 61000-4-2规定的实验测量结果对比得到验证，并进一步应用于同轴电缆中ESD感应效应的预测，展示了良好的准确性与实用性。适合人群：从事电磁兼容（EMC）、电子系统抗干扰设计及相关领域的研究人员、工程师以及具备电磁场与电路基础知识的研究生。使用场景及目标：①用于电子设备在设计阶段的ESD抗扰度预测；②支持ESD测试的仿真替代，提升测试效率与可重复性；③分析不同接地结构、电缆布局对ESD传导与辐射干扰的影响，优化系统可靠性。阅读建议：建议结合IEC 61000-4-2标准和文中参考文献深入理解模型构建依据，同时可借助SPICE与MWS等工具复现仿真流程，强化对ESD耦合机制与建模方法的理解。

2026-05-09

pycharm（python编译器）免费Windows版

2025-09-08

安全与电磁兼容：精选文章引用格式汇总

内容概要：本文介绍了《安全与电磁兼容》期刊近年精选的文章及其引用格式。涵盖电磁兼容、静电放电、天线设计、传输线模型等多个领域的最新研究进展。提供每篇文章的作者、关键词、完整引用格式以及高清PDF的下载链接，便于研究人员和专业人士查阅和引用。适合人群：从事电磁兼容相关研究和工程设计的专业人士、高校师生以及科研人员。使用场景及目标：适用于需要了解和引用电磁兼容最新研究成果的场合，如撰写论文、申报项目、技术报告等。旨在帮助用户快速获取高质量的研究资料。其他说明：本汇总文档提供了详细的引用格式和高清PDF下载链接，方便读者直接下载使用，提高科研效率。

2024-11-14

Snubber Circuit for Buck Converter IC

本文针对开关电源控制器Buck转换过程中出现的高频噪声提出了一种抑制方案，通过对寄生参数的理解以及电阻电容（RC）网络的设计达到消除电磁干扰的效果，详细介绍了一系列测试计算方法并给出了具体操作步骤。适合人群：从事硬件设计和开发工作的专业技术人员，特别是对电源管理模块有兴趣或者有实际项目需求的应用开发工程师和研究人员。使用场景及目标：适用于解决DC/DC转换系统运行时产生的噪声问题，并提高设备的工作效率。主要面向电子制造企业和产品研发团队，指导他们在实际工程设计中正确选择RC组件进行噪声滤除。本文还强调了在实施这一技术方案之前应当全面评估相关性能指标的变化情况及其潜在的不利影响。此外，对于如何平衡能耗水平与EMI控制之间的矛盾提出了宝贵的指导意见。

2024-09-30

Power Tips: Calculate an R-C Snubber in Seven Steps

内容概要：本技术文章介绍了如何在七个步骤内选择适当的 RC 阻尼器值来消除转换器电路中的振铃现象。它解释了振铃的原因并提供了一个简易方法计算所需的电容器 (Csnub) 和电阻器 (Rsnub) 大小来减少过高的电压峰以及降低噪音对组件造成的影响。该七步程序可用于不同配置下如FET 或整流二极管两侧的有效应用实例。此外还涉及减小噪声时的权衡考量。适用人群：有基础电子学技能并希望提升在设计中应对电磁干扰能力的研究人员与电气工程师。使用场景及目标：旨在帮助工程师解决由于 LC 储能导致的问题，比如开关噪声、传导噪声等问题。通过本文档提供的步骤和技术可以有效改善电磁兼容问题。其他说明：本文基于实际案例详细地介绍了从识别寄生参量开始到最后完成RC网络调整的所有阶段操作，对于解决电源供应系统中的不稳定现象特别有用。

2024-09-30

The Design of a Scalable 2000 Amp Core Power Rail

作为DesignCon 2024的获奖文章，本文演示如何使用一个2000A 阶跃电子负载对2000A PCB核心电源网络(PDN)设计进行有效验证。在此过程中，还需要进行可扩展的2000A供电网络的实际设计，包括并联电压转换器和多个控制回路，以此了解设计的权衡和挑战。并且，使用最新的基于测量的模型对转换器进行建模，然后使用最新的 EDA 仿真工具对瞬态、频率、EM、DC 和电热进行仿真，这对于节约硬件设备的采购资金投入是非常有意义的。另外，这种可扩展的 2000A PDN 设计还可用于演示带动态电流步进负载的核心电源的超高速测试，以验证大信号时域瞬态行为。

2024-03-30

分享一篇ADI官网上关于铁氧体磁珠应用的技术文章，系统分析了磁珠谐振的产生与阻尼设计优化，非常实用，值得学习！

2023-08-24

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人