- 博客(119)
- 收藏
- 关注
RSS订阅原创 CST--时域仿真的网格设置技巧
对于物理概念清晰的工程师而言，使用时域算法几乎能够解决所有电磁仿真问题，但是，掌握时域算法的仿真技巧比掌握频域的难度大，这恐怕也是很多仿真工程师更喜欢使用频域算法的原因，因此，对于时域算法的灵活应用更能考验你是否是一名合格的仿真工程师。
2024-07-24 09:38:26
741
原创 【纯干货分享】常用高速接口眼图模板合集
文章汇集了常见的高速接口的信号眼图测试模板技术要求，比如，LPDDR5/4、PCIe 5.0/4.0、USB、MIPI等等，方便工程师快速进行查询和使用。
2024-07-19 12:31:38
750
原创 SerDes系列之如何选择AC耦合电容
交流耦合电容用于隔离PCB互连时的直流分量（Common-mode voltage），同时传递交流分量（Voltage swing），其作用类似于一个高通滤波器，但是，如果电容容值选取不当，使用过程中会产生信号质量问题，典型的应用场景：当包含相同的长串1或0的NRZ数据应用于该高通滤波器时，会发生低频电压跌落，导致低频模式相关抖动（PDJ）。
2024-07-17 11:47:00
430
原创 PCIe5.0 Tx&Rx 电气设计参数汇总
本文以概述的方式，对PCI Express Base Specification 5.0的电气规范中的关键技术要点进行了串联梳理，旨在增加相关技术指标的可读性，并使之更好地展现给设计者。实际的PCIe规范文档中，电气指标的技术内容很多，感兴趣的工程师，需要仔细阅读文档的内容，以获取更多对设计有帮助的指标要求。
2024-07-11 09:00:00
786
原创 MIPI D-PHY 互连技术参数定义
发射器和接收器之间的互连承载了D-PHY通信中使用的所有信号，整个互连可能由几个级联的传输线段组成，如印刷电路板、柔性电路板、互连连接器和电缆，对于互连系统，统称为TLIS（Transmission Line Interconnect Structure）。就物理尺寸而言，传输线互连结构-TLIS通常是最大的部分，因此，也是影响性能的关键环节，本文着重讨论了该部分的设计规则定义。
2024-07-04 09:30:00
1094
原创 内容检索（2024.06.30）
随着创作数量的增加，博客文章所涉及的内容越来越庞杂，为了更为方便地阅读，后续更新发布的文章将陆续在此汇总并附上原文链接，感兴趣的小伙伴们可持续关注文章发布动态！
2024-06-30 11:05:41
934
原创 共模和差模的基本概念
电压电流在导体或导线中传播时，存在两种工作形态：共模和差模。电子设备的信号线在进行相互通信时，至少会存在两根导线以形成电传输回路，除此之外，通常还存在第三个导体，即“参考地”。当信号正常传输时，两根导线作为往返线路使用，此时，两根导线上出现幅度相同但方向相反的电流，称之为差模电流；当两根导线中同时存在干扰时，“参考地”会成为干扰信号的返回路径，此时，在干扰信号的驱动下，两根导线上出现幅度和方向相同的电流，称之为共模电流。前者称为差模形态，后者称为共模形态。
2024-06-30 10:57:28
590
原创 CST--如何在PCB三维模型中自由创建离散端口
在使用CST电磁仿真软件进行PCB的三维建模时，经常会遇到不能自动创建离散端口的问题，原因有很多，比如：缺少元器件封装、开路端口、多端子模型等等，这个时候，很多人会选择手动进行端口创建，但是，这个过程费时费力，并且容易产生软件报错，本文根据上述应用场景，说明如何进行自动端口创建。
2024-06-29 08:00:00
491
原创 ADS SIPro使用技巧之RapidScan-Z0
PCB走线的阻抗对每个网络的信号完整性至关重要，但是，验证每个信号是不切实际的，尤其对于设计复杂度很高的产品而言，设计者的有限精力只能用于关注关键的设计点，这一过程往往会造成一些设计的疏忽从而导致错误。ADS SIPro中，提供了一个不用进行S参数提取而快速计算走线阻抗的小工具-RapidScan-Z0，通过这个工具，设计者可以任意可视化地查看走线阻抗以及定位不符合设计规格的走线部分。
2024-06-25 08:30:00
302
原创 基于CST的PCB通孔三维建模实例
本文简明扼要地描述了如何利用CST的参数化脚本快速生成PCB的通孔三维模型，非常适合于进行快速精准的PCB参数分析。
2024-06-21 09:00:00
430
原创 EMI能量是如何传播的？
简单地说，如果没有能量源，就不会产生EMI干扰源；如果没有耦合路径，就不会产生复杂的EMI现象；如果没有敏感的接收器，即使发生了能量耦合，可能也不会产生严重的电性能问题，因此，耦合路径是三要素的关键所在。
2024-06-20 13:52:44
338
原创 内容检索（2024.06.08）
随着创作数量的增加，博客文章所涉及的内容越来越庞杂，为了更为方便地阅读，后续更新发布的文章将陆续在此汇总并附上原文链接，感兴趣的小伙伴们可持续关注文章发布动态！
2024-06-08 11:03:44
895
原创 SerDes系列之CTLE均衡技术
CTLE（连续时间线性均衡）是一种施加在接收器上的线性模拟高通滤波器，通过衰减低频信号分量，以补偿奈奎斯特频率附近的衰减比例，从而实现信道补偿。当低频信号分量向下衰减并推入底噪范围时，CTLE就会失去调节动力，与Tx FFE 一样，CTLE 仅解决通道的总的低通滤波效应，使用上可以考虑避免重复。
2024-05-24 08:30:00
985
原创 SerDes系列之DFE均衡技术
当我们仔细研究FFE的“噪声放大”问题时，会发现，主比特位和前后校正位都必须经历信道衰减，换句话说，由于它的线性滤波器特性，存在于校正位中的噪声将与主信号相结合，对信道ISI的均衡效果产生影响。如果在某种程度上，可以使用“干净的”校正位来应用于主信号路径上的ISI抵消，信道损失将在不引入任何噪声放大的前提下进行均衡。
2024-05-17 09:00:00
2067
原创 SerDes系列之码间干扰的概念
码间干扰出现在传输介质或者元器件的带宽小于所发送的信号带宽时，从时域角度来看，传输路径的带宽限制会使发送信号的上升沿的变化速率变慢，有可能对信号造成高频衰减，并影响到实际数字逻辑电平的转换时序。
2024-05-17 08:00:00
662
原创 SerDes系列之电路技术概述
本文以概述的形式，陈述了SerDes电路设计中的关键技术元素，让读者了解这些基本概念的同时，也为后续的系列文章进行铺垫。
2024-05-16 08:00:00
1072
原创 关于USB 3.1电气参数的探讨
USB 3.1 Gen 1 最高支持 5Gbps，而 USB 3.1 Gen 2 最高支持 10Gbps，但设计时做了预留，其实际的有效带宽大约为7.2Gbps。USB 3.1 Gen 1 和 Gen 2 的官方命名分别为“SuperSpeed USB”和“SuperSpeed USB+”，但这从未在行业内流行起来。通常，OEM 会将 5Gbps 或 10Gbps 速度添加到它们的规格表中，以区分这两种 USB 标准。
2024-05-13 08:00:00
789
原创 内容检索（2024.05.12）
随着创作数量的增加，博客文章所涉及的内容越来越庞杂，为了更为方便地阅读，后续更新发布的文章将陆续在此汇总并附上原文链接，感兴趣的小伙伴们可持续关注文章发布动态！
2024-05-12 09:53:41
698
原创 金属表面粗糙度对信号的影响
之前的文章中，已经采用CST中的微带线模块进行了很多的仿真分析，本文将再次利用这些模块，从另外一个角度去探讨关于传输线的使用问题--金属的表面粗糙度。 众所周知，数据传输中，当速率越来越高时，信号在金属介质中的趋肤效应就愈发明显，能量就会更多地集中于金属的表面进行流动，此时，如果金属表面不再光滑而是凹凸不平，能量的传输过程就会产生波动，当这种波动积累到一定的量级，就会严重影响到传输线的阻抗稳定性，从而导致信号失真和传输异常。
2024-05-04 10:59:33
1171
原创 由异常的测试眼图引发的深入思考
信号测试中出现“双眼皮”的眼图测试效果，可能的导致因素总结如下：PCB通道阻抗设计不匹配，负载端出现严重反射；发射端采用了不当的信号预处理；接收器均衡处理不当；通道串扰严重... 基于以上的假设，本文就逐一分析下这些因素到底是如何对正常的信号眼图造成影响的。
2024-04-30 19:37:45
655
原创 微带线设计细节的模拟仿真分析
微带线设计在很多PCB设计场景中被应用，但是，有些工程师往往并不注重设计细节，导致最后的设计指标与预期相差甚远，比如设计中，会将丝印、散热金属等放在走线的上方，设计检查时会有人产生质疑，至于如何影响到实际的设计性能，往往众说纷纭、各执一词，本文通过利用CST的三维快速建模功能，演示这些设计细节是如何影响到设计本身性能的。
2024-04-25 08:30:00
591
原创 内容检索（2024.04.19）
随着创作数量的增加，博客文章所涉及的内容越来越庞杂，为了更为方便地阅读，后续更新发布的文章将陆续在此汇总并附上原文链接，感兴趣的小伙伴们可持续关注文章发布动态！
2024-04-19 07:46:06
1090
原创 有效Dk值提取方法的仿真分析
通过本文的仿真对比分析，提取有效Dk值方面，TDR技术在一些固定的场景下，依然有其参考应用价值，而随着VNA功能的不断增强和高精度测量手段的不断更新，双端口Delta-L技术才是主流评估方法，而单端口Delta-L技术则可以作为其降本增效的方案补充。
2024-04-19 07:38:51
924
原创 基于CST的微带线直角不连续性仿真分析
PCB走线过程中经常出现直角拐弯，导致的阻抗不连续性使得电路性能的恶化，因为这种不连续性会引入寄生电容，从而引起相位和振幅误差、输入与输出失配以及寄生耦合，消除这些效应的方法是改变直角拐弯的构造，可将其改成具有一定弧度的弯头，或者通过削角来降低直角弯头的电容效应。CST软件中提供了一些走线弯曲结构的模块，可以方便地进行建模评估，从而省去了手工建模的复杂流程，本文以微带线结构为例，展示如何利用CST的相关功能进行快速的设计。
2024-04-17 09:30:00
1136
原创 SI案例分享--实用的单端口Delta-L测试方法
Intel Delta-L方法已被公认为一种常规方法，通过对测试线进行2端口测量来提取层压板材料的Dk和插入损耗。它需要具有不同长度的两对传输线，以及4端口或2端口VNA。本文对这种方法进行了简化，只需要对两条不同长度的测试线进行单端口的测量，这可以在VNA的单端口中实现，并且，这种简化的方法同样可以测量层压板层的Dk和总损耗，通过本文的描述，这种单端口deltaL方法可以成为常规PCB层压板验证和表征的一种简单、低成本的方法，同时，文章也陈述了该方法的局限性。
2024-04-12 08:22:36
1156
原创 RS-485和RS-422电路设计指南
本文主要讨论RS-485/RS-422在工业环境中的应用实现，虽然相比于其它的高速 IP，RS-485/RS-422 的传输速率不值一提，但是，其多变的拓扑结构、长距离的链路通信、共模噪声的抑制、ESD 的保护等方面，依然需要设计者多加关注。
2024-04-09 13:00:00
3345
原创 内容检索（2024.04.07）
随着创作数量的增加，博客文章所涉及的内容越来越庞杂，为了更为方便地阅读，后续更新发布的文章将陆续在此汇总并附上原文链接，感兴趣的小伙伴们可持续关注文章发布动态！
2024-04-07 09:00:00
1002
原创 TRL校准的解析计算过程
本文所探讨的TRL校准方法对应的解析计算方法，相比传统的矩阵形式降低了计算复杂度，这种方法可以扩展用于更多的测量情形，特别是对于差分输入和输出的情况。
2024-04-03 10:49:01
1049
原创 PI案例分享--2000A核心电源网络的设计、仿真与验证
本文演示如何使用一个2000A 阶跃电子负载对2000A PCB核心电源网络(PDN)设计进行有效验证。在此过程中，还需要进行可扩展的2000A供电网络的实际设计，包括并联电压转换器和多个控制回路，以此了解设计的权衡和挑战。并且，使用最新的基于测量的模型对转换器进行建模，然后使用最新的 EDA 仿真工具对瞬态、频率、EM、DC 和电热进行仿真，这对于节约硬件设备的采购资金投入是非常有意义的。
2024-04-01 08:00:00
1043
原创 SI案例分享--冷却液对PCIe链路性能的影响
随着数据处理速率的快速增长，服务器的整体功耗也在增加，数据中心已经成为一个巨大的能源消耗体，空气冷却已经无法满足其对散热的需求，并且，随着碳排放量的增加，传统的空气冷却方案显然不符合环保的要求，此时，浸入式冷却逐步成为替代的解决方案，它在云数据中心、边缘计算、高性能计算和其他大规模数据处理应用中获得了广泛的关注。
2024-03-28 09:30:00
1005
原创 SI案例分享--DDR5 CA总线设计风险评估与分析
在验证DDR5系统的过程中，发现，与其他CA通道相比，CA1_B表现出了明显更差的眼图效果。这种差异在不同的数据速率中均可以一致地观察到，并且随着数据速率的提升，眼图差距变得更加明显，更重要的是，这种现象存在于每一个DIMM条中的CA1_B，这就不得不引起设计者的重点关注。
2024-03-27 09:30:00
840
原创 PI案例分享--PDN谐振分析在DDR设计中的应用
当前，DDR5标准定义的最高传输速率达到了6400 Mbps，而供电电压降低至1.1V，加之DDR众多的总线数量，对高密度布线的PCB提出了更高的设计挑战，除了通道串扰，平面噪声耦合也成为设计中的重点分析对象，在这样的技术背景下，本文介绍了通过腔体谐振分析定位PDN问题，从而减轻通道远端串扰（FEXT）和近端串扰（NEXT）的设计案例。
2024-03-26 09:30:00
852
2
原创 内容检索（2024.03.22）
随着创作数量的增加，博客文章所涉及的内容越来越庞杂，为了更为方便地阅读，后续更新发布的文章将陆续在此汇总并附上原文链接，感兴趣的小伙伴们可持续关注文章发布动态！
2024-03-22 11:11:49
623
原创 SI案例分享--PCB通孔互连新技术的应用（VeCS）
本文介绍了VeCS的物理结构和制造过程，并通过全波仿真模拟和测量，分析了VeCS的电性能，并与传统的测量方法进行了比较。结果表明，由于有一个连续的参考平面，VeCS的TDR阻抗可以很容易地控制到目标阻抗，同时可以大大减轻信道上的串扰，的确是一种性能不错的PCB互连创新设计方案。
2024-03-21 09:30:00
889
原创 SI案例分享--AMI模型在测试中的应用
在高速数据通信系统中，复杂的信号处理技术采用先进的收发器来缓解信道损伤。发射机（Tx）利用FFE来增强输出信号，而接收机（Rx）实现了更复杂的功能，如AGC、CTLE、FFE、DFE和CDR。评估端到端链路性能和优化系统配置通常需要分析Rx后处理信号。然而，直接测量RX设备内部的信号是不切实际的，因此，本文介绍了一种利用Rx AMI模型来模拟基于所测量的输入波形的Rx后处理信号的创新方法。
2024-03-20 09:30:00
2259
原创 我的创作纪念日
一开始写作的时候，担心所写的内容不够专业、深入，担心会遭到他人的质疑，但是，渐渐地，发现大家的认可度在提高，并且还期盼着我能定期更新他们所感兴趣的内容，更宝贵的是，自己的创作和分享的习惯，也在逐步地影响周边的人，让他们认识到，深入钻研和严谨研究问题的重要性，而自己也逐渐成为他人眼中的“大神”，这让我感到小有成就。未来，我还将继续充实已有专栏内容，定期发布原创文章，并且，也在尝试拓展更多的硬件专业领域的技术话题，目的不仅是让大家看到更多的优质技术文章，而是努力地在创建属于自己的知识体系架构。
2024-03-19 09:40:33
399
原创 EMC案例分享--开关电源传导发射噪声仿真
本文分享了一个GPU设计中开关电源模块的电感器所导致的CE失效案例，随着显卡性能的不断提升，GPU功率也在不断提高，不仅导致开关电源相位数量的增加，而且也导致在每个相位上通过功率电感器的电流增加，从而产生了更高的泄露磁通量耦合到整个系统中，并最终导致了CE失效。
2024-03-18 19:23:59
1181
1
The Design of a Scalable 2000 Amp Core Power Rail
2024-03-30
分享一篇ADI官网上关于铁氧体磁珠应用的技术文章，系统分析了磁珠谐振的产生与阻尼设计优化，非常实用，值得学习！
2023-08-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人