一只豌豆象的博客

发射器和接收器之间的互连承载了D-PHY通信中使用的所有信号，整个互连可能由几个级联的传输线段组成，如印刷电路板、柔性电路板、互连连接器和电缆，对于互连系统，统称为TLIS（Transmission Line Interconnect Structure）。就物理尺寸而言，传输线互连结构-TLIS通常是最大的部分，因此，也是影响性能的关键环节，本文着重讨论了该部分的设计规则定义。

在使用CST电磁仿真软件进行PCB的三维建模时，经常会遇到不能自动创建离散端口的问题，原因有很多，比如：缺少元器件封装、开路端口、多端子模型等等，这个时候，很多人会选择手动进行端口创建，但是，这个过程费时费力，并且容易产生软件报错，本文根据上述应用场景，说明如何进行自动端口创建。

介绍ADS SIPro Data Display中，如何实现数据的同框分坐标轴显示。

PCB走线的阻抗对每个网络的信号完整性至关重要，但是，验证每个信号是不切实际的，尤其对于设计复杂度很高的产品而言，设计者的有限精力只能用于关注关键的设计点，这一过程往往会造成一些设计的疏忽从而导致错误。ADS SIPro中，提供了一个不用进行S参数提取而快速计算走线阻抗的小工具-RapidScan-Z0，通过这个工具，设计者可以任意可视化地查看走线阻抗以及定位不符合设计规格的走线部分。

本文简明扼要地描述了如何利用CST的参数化脚本快速生成PCB的通孔三维模型，非常适合于进行快速精准的PCB参数分析。

USB 3.1 Gen 1 最高支持 5Gbps，而 USB 3.1 Gen 2 最高支持 10Gbps，但设计时做了预留，其实际的有效带宽大约为7.2Gbps。USB 3.1 Gen 1 和 Gen 2 的官方命名分别为“SuperSpeed USB”和“SuperSpeed USB+”，但这从未在行业内流行起来。通常，OEM 会将 5Gbps 或 10Gbps 速度添加到它们的规格表中，以区分这两种 USB 标准。

之前的文章中，已经采用CST中的微带线模块进行了很多的仿真分析，本文将再次利用这些模块，从另外一个角度去探讨关于传输线的使用问题--金属的表面粗糙度。 众所周知，数据传输中，当速率越来越高时，信号在金属介质中的趋肤效应就愈发明显，能量就会更多地集中于金属的表面进行流动，此时，如果金属表面不再光滑而是凹凸不平，能量的传输过程就会产生波动，当这种波动积累到一定的量级，就会严重影响到传输线的阻抗稳定性，从而导致信号失真和传输异常。

信号测试中出现“双眼皮”的眼图测试效果，可能的导致因素总结如下：PCB通道阻抗设计不匹配，负载端出现严重反射；发射端采用了不当的信号预处理；接收器均衡处理不当；通道串扰严重... 基于以上的假设，本文就逐一分析下这些因素到底是如何对正常的信号眼图造成影响的。

微带线设计在很多PCB设计场景中被应用，但是，有些工程师往往并不注重设计细节，导致最后的设计指标与预期相差甚远，比如设计中，会将丝印、散热金属等放在走线的上方，设计检查时会有人产生质疑，至于如何影响到实际的设计性能，往往众说纷纭、各执一词，本文通过利用CST的三维快速建模功能，演示这些设计细节是如何影响到设计本身性能的。

通过本文的仿真对比分析，提取有效Dk值方面，TDR技术在一些固定的场景下，依然有其参考应用价值，而随着VNA功能的不断增强和高精度测量手段的不断更新，双端口Delta-L技术才是主流评估方法，而单端口Delta-L技术则可以作为其降本增效的方案补充。

PCB走线过程中经常出现直角拐弯，导致的阻抗不连续性使得电路性能的恶化，因为这种不连续性会引入寄生电容，从而引起相位和振幅误差、输入与输出失配以及寄生耦合，消除这些效应的方法是改变直角拐弯的构造，可将其改成具有一定弧度的弯头，或者通过削角来降低直角弯头的电容效应。CST软件中提供了一些走线弯曲结构的模块，可以方便地进行建模评估，从而省去了手工建模的复杂流程，本文以微带线结构为例，展示如何利用CST的相关功能进行快速的设计。

ADS提供了一种通用的MDIF格式文件，允许用户使用一个通用的数据接口实现导入和导出的功能。

Intel Delta-L方法已被公认为一种常规方法，通过对测试线进行2端口测量来提取层压板材料的Dk和插入损耗。它需要具有不同长度的两对传输线，以及4端口或2端口VNA。本文对这种方法进行了简化，只需要对两条不同长度的测试线进行单端口的测量，这可以在VNA的单端口中实现，并且，这种简化的方法同样可以测量层压板层的Dk和总损耗，通过本文的描述，这种单端口deltaL方法可以成为常规PCB层压板验证和表征的一种简单、低成本的方法，同时，文章也陈述了该方法的局限性。

本文所探讨的TRL校准方法对应的解析计算方法，相比传统的矩阵形式降低了计算复杂度，这种方法可以扩展用于更多的测量情形，特别是对于差分输入和输出的情况。

本文演示如何使用一个2000A 阶跃电子负载对2000A PCB核心电源网络(PDN)设计进行有效验证。在此过程中，还需要进行可扩展的2000A供电网络的实际设计，包括并联电压转换器和多个控制回路，以此了解设计的权衡和挑战。并且，使用最新的基于测量的模型对转换器进行建模，然后使用最新的 EDA 仿真工具对瞬态、频率、EM、DC 和电热进行仿真，这对于节约硬件设备的采购资金投入是非常有意义的。

随着数据处理速率的快速增长，服务器的整体功耗也在增加，数据中心已经成为一个巨大的能源消耗体，空气冷却已经无法满足其对散热的需求，并且，随着碳排放量的增加，传统的空气冷却方案显然不符合环保的要求，此时，浸入式冷却逐步成为替代的解决方案，它在云数据中心、边缘计算、高性能计算和其他大规模数据处理应用中获得了广泛的关注。

在验证DDR5系统的过程中，发现，与其他CA通道相比，CA1_B表现出了明显更差的眼图效果。这种差异在不同的数据速率中均可以一致地观察到，并且随着数据速率的提升，眼图差距变得更加明显，更重要的是，这种现象存在于每一个DIMM条中的CA1_B，这就不得不引起设计者的重点关注。

当前，DDR5标准定义的最高传输速率达到了6400 Mbps，而供电电压降低至1.1V，加之DDR众多的总线数量，对高密度布线的PCB提出了更高的设计挑战，除了通道串扰，平面噪声耦合也成为设计中的重点分析对象，在这样的技术背景下，本文介绍了通过腔体谐振分析定位PDN问题，从而减轻通道远端串扰（FEXT）和近端串扰（NEXT）的设计案例。

本文介绍了VeCS的物理结构和制造过程，并通过全波仿真模拟和测量，分析了VeCS的电性能，并与传统的测量方法进行了比较。结果表明，由于有一个连续的参考平面，VeCS的TDR阻抗可以很容易地控制到目标阻抗，同时可以大大减轻信道上的串扰，的确是一种性能不错的PCB互连创新设计方案。

在高速数据通信系统中，复杂的信号处理技术采用先进的收发器来缓解信道损伤。发射机（Tx）利用FFE来增强输出信号，而接收机（Rx）实现了更复杂的功能，如AGC、CTLE、FFE、DFE和CDR。评估端到端链路性能和优化系统配置通常需要分析Rx后处理信号。然而，直接测量RX设备内部的信号是不切实际的，因此，本文介绍了一种利用Rx AMI模型来模拟基于所测量的输入波形的Rx后处理信号的创新方法。

本文分享了一个GPU设计中开关电源模块的电感器所导致的CE失效案例，随着显卡性能的不断提升，GPU功率也在不断提高，不仅导致开关电源相位数量的增加，而且也导致在每个相位上通过功率电感器的电流增加，从而产生了更高的泄露磁通量耦合到整个系统中，并最终导致了CE失效。

在电路应用中，高频时钟信号往往会采用差分线传输模式，其优点是在提高速率的同时减小功耗和提高抗扰度，因此，差模辐射就成为电路正常工作的结果，是电流流过导体形成的环路所产生，差模辐射模型可以被模拟为一个小环形天线，对于环形天线的辐射原理的分析，是进行复杂设计的理论基础。

本文通过简单的建模仿真阐明了PCB共模辐射的基本发生机制，实际设计中，潜在激励源的隐蔽性往往更高，更不易被察觉，需要设计者更为严谨地对产品进行检查和评估。

ESD电子枪的全尺寸建模对于电子枪内部器件的还原度虽然很高，但是该方法受限于时域算法，需要许多时间步长来稳定静态场，并且需要许多单元才能达到所需的精度，非常耗时，且对于大多数的ESD应用场景来说，并不需要充分考虑其内部的物理过程。这样的技术背景下，ESD电子枪的简化等效建模，虽然不能如全尺寸建模一样可以准确地模拟电子枪放电过程所产生的电磁场效应，但是，对于电流在EUT中的注入和返回过程的模拟精度并不低，并且大幅降低了仿真所需的时间，在经济性和效率之间权衡考虑，是当下最为可行的ESD仿真应用解决方案。

SerDes的PCB设计中，重点工作是使用3D 电磁 （EM） 场求解器，进行过孔结构优化，包括 BGA的扇入和扇出区域以及布线的过孔区域，并且，利用连接器供应商提供加密的 3D 模型，进行连接器和 PCB 的级联仿真，最终获取系统级的通道性能参数，如插入损耗、回波损耗、串扰和模式转换、阻抗曲线等，如果发现任何缺陷，再进行进一步优化，这一过程中，推荐进行拆分仿真，以提高设计效率。

设计高性能的柔性PCB时，由于采用了网格地的参考面构造，因此，需要按照特定的结构进行布局，才可以保证所需目标阻抗的稳定性，该结构的配置过程称为“Hatch Configuration”，合理的参数配置将有助于得到满意的设计效果。

数字电路设计中的典型元件-电容和电感，随着工作频率的提升，这些元件将表现出非理想行为，由于分布参数的存在，电容和电感会产生谐振，这些行为会对高频电子电路的性能产生负面影响，并最终导致信号、电源完整性以及EMC、EMI问题。通过简单的计算进行电路建模并使用合适的补偿方式进行数据拟合，简化的等效电路可以获取较高准确度，虽然不能与测试数据完全地匹配，但是已经足够为设计评估所使用。

从信号与系统理论中，可以知道，对于占空比为50%的周期信号，只含有奇次谐波，但在实际中，时钟信号并不是理想的占空比为50%的梯形波，因此，会同时含有奇偶次谐波，本文以一个典型的DDR时钟的仿真与测试的案例，深入探讨了这个问题。

本文分享一些网络分析仪使用的防护技巧，虽不全面，但非常实用。

提到S参数的时候经常会涉及一些概念，如无源性、因果性、互易性等，本文逐一介绍这些特性的概念、成因以及判断方式。

差分四端口的S参数是由双端口S参数逐步演化而来，因此，在数学中，其各分量均可以从单端S参数推导而来，在实际的仿真和测试中，软件和测量设备也是通过获取单端S参数矩阵再进行运算得到混合S参数矩阵的，并非直接获取。

在高速PCB设计中，经常会遇到这样的问题：由于信号换层，传输线会在微带线和带状线之间转换，再加之PCB制成能力的差异，换层后阻抗会出现不同程度的波动，那么，对于高速接口应用而言，这种阻抗波动到底被控制在什么程度是合适的呢？

PoC的工作原理可以描述如下：1.直流状态时，电感处于短路状态，电容处于开路状态，因此，接收端的电源能够通过电感注入到信号传输系统中，并在另一端通过电感为本地电路供电，而不会透过电容影响到两端的高速收发器；2.交流状态时，即高频信号注入时，电容器是低阻抗的，而电感器是高阻抗的，因此，高速信号能够正常进行传输；3.电感器和电缆的直流电阻应保持足够低，以允许有效的功率分配。

由于MIPI D-PHY的速率并不算高，因此，PCB设计难度通常不大，主要做好差分线的等长、阻抗的连续性、端口处的阻抗优化以及控制好走线的长度，拿到满意的结果还是较为轻松的，最后，建立流程化的仿真工程文件，可以保存为模板，方便日后的设计复用，非常方便。

实时采样示波器硬件具有指定的最大采样率和最大的采集存储深度，两者的配合决定了一次可以捕获的数据时间窗口的大小，具体使用则需要根据测试的码型来决定。

TDR测试中，影响测试精度的主要因素有阶跃脉冲的上升时间、阶跃脉冲的平坦度、接收设备的带宽、底噪、是否对测试电缆夹具的误差进行修正等。

众所周知，最有效的滤波电路应靠近噪声源放置，滤波的作用是对噪声电流进行及时有效地阻止和转移，实际设计中，工程师经常使用高的串联阻抗（电阻、电感和铁氧体）阻止电流，并使用低的并联阻抗（电容）转移电流。通常情况下，我们期望滤波器可以对噪声信号衰减大约30~40dB，然而又必须注意不能让滤波器过于影响有用信号。本文以最常见的RC滤波器为例，详细讲解该如何根据工作信号选择合适的滤波器参数。

本文阐述了如何进行高速信号的眼图模板绘制，当然，在更为高速的接口标准中，通常会直接给出眼图模板的通用标准，比如USB3.1、PCIE3、PEIE4、eDP等等，设计者只需认真读取标准规范的描述内容，即可快速获取相关信息，但是，技不压身，方法知道后，设计工作才能更为游刃有余。

焊接前端电阻值的选取，是有定量考虑的，需要考察带宽、谐振、上升沿等诸多因素，这也是为何实际使用时，采用除标称值以外的电阻值，依然可以获取不错的测试结果的原因。

探头的架构原来大有讲究，远远不是简单地带宽越高效果越好，而是需要根据测试对象进行合理地选择：RC 探头在最宽的频率范围内具有最高的阻抗，以保持最低的负载和最小的信号失真，RCRC 探头在非常低的频率和高频下提供比RC探头更高的阻抗，但中频带阻抗通常远低于 RC 探头。