![](https://img-blog.csdnimg.cn/direct/5e149ad44b324be38f499f5ac821fa45.jpeg?x-oss-process=image/resize,m_fixed,h_224,w_224)
信号完整性
文章平均质量分 82
通过个人工作和学习中的经验分享和知识整理,逐步深入探讨信号完整性的深层次话题,构建属于自己的实践和理论知识架构。
一只豌豆象
高级信号完整性工程师,拥有丰富的板级信号仿真、测试和设计经验,擅长于仿真和测试的闭环,专注于信号完整性以及电磁兼容的理论与实践相结合话题的深入探讨。
展开
-
MIPI D-PHY 互连技术参数定义
发射器和接收器之间的互连承载了D-PHY通信中使用的所有信号,整个互连可能由几个级联的传输线段组成,如印刷电路板、柔性电路板、互连连接器和电缆,对于互连系统,统称为TLIS(Transmission Line Interconnect Structure)。就物理尺寸而言,传输线互连结构-TLIS通常是最大的部分,因此,也是影响性能的关键环节,本文着重讨论了该部分的设计规则定义。原创 2024-07-04 09:30:00 · 990 阅读 · 0 评论 -
ADS SIPro使用技巧之数据分坐标轴显示
介绍ADS SIPro Data Display中,如何实现数据的同框分坐标轴显示。原创 2024-06-26 08:30:00 · 223 阅读 · 0 评论 -
ADS SIPro使用技巧之RapidScan-Z0
PCB走线的阻抗对每个网络的信号完整性至关重要,但是,验证每个信号是不切实际的,尤其对于设计复杂度很高的产品而言,设计者的有限精力只能用于关注关键的设计点,这一过程往往会造成一些设计的疏忽从而导致错误。ADS SIPro中,提供了一个不用进行S参数提取而快速计算走线阻抗的小工具-RapidScan-Z0,通过这个工具,设计者可以任意可视化地查看走线阻抗以及定位不符合设计规格的走线部分。原创 2024-06-25 08:30:00 · 276 阅读 · 0 评论 -
基于CST的PCB通孔三维建模实例
本文简明扼要地描述了如何利用CST的参数化脚本快速生成PCB的通孔三维模型,非常适合于进行快速精准的PCB参数分析。原创 2024-06-21 09:00:00 · 390 阅读 · 0 评论 -
SerDes系列之CTLE均衡技术
CTLE(连续时间线性均衡)是一种施加在接收器上的线性模拟高通滤波器,通过衰减低频信号分量,以补偿奈奎斯特频率附近的衰减比例,从而实现信道补偿。当低频信号分量向下衰减并推入底噪范围时,CTLE就会失去调节动力,与Tx FFE 一样,CTLE 仅解决通道的总的低通滤波效应,使用上可以考虑避免重复。原创 2024-05-24 08:30:00 · 714 阅读 · 0 评论 -
SerDes系列之DFE均衡技术
当我们仔细研究FFE的“噪声放大”问题时,会发现,主比特位和前后校正位都必须经历信道衰减,换句话说,由于它的线性滤波器特性,存在于校正位中的噪声将与主信号相结合,对信道ISI的均衡效果产生影响。如果在某种程度上,可以使用“干净的”校正位来应用于主信号路径上的ISI抵消,信道损失将在不引入任何噪声放大的前提下进行均衡。原创 2024-05-17 09:00:00 · 1544 阅读 · 0 评论 -
SerDes系列之码间干扰的概念
码间干扰出现在传输介质或者元器件的带宽小于所发送的信号带宽时,从时域角度来看,传输路径的带宽限制会使发送信号的上升沿的变化速率变慢,有可能对信号造成高频衰减,并影响到实际数字逻辑电平的转换时序。原创 2024-05-17 08:00:00 · 564 阅读 · 0 评论 -
SerDes系列之电路技术概述
本文以概述的形式,陈述了SerDes电路设计中的关键技术元素,让读者了解这些基本概念的同时,也为后续的系列文章进行铺垫。原创 2024-05-16 08:00:00 · 980 阅读 · 0 评论 -
关于USB 3.1电气参数的探讨
USB 3.1 Gen 1 最高支持 5Gbps,而 USB 3.1 Gen 2 最高支持 10Gbps,但设计时做了预留,其实际的有效带宽大约为7.2Gbps。USB 3.1 Gen 1 和 Gen 2 的官方命名分别为“SuperSpeed USB”和“SuperSpeed USB+”,但这从未在行业内流行起来。通常,OEM 会将 5Gbps 或 10Gbps 速度添加到它们的规格表中,以区分这两种 USB 标准。原创 2024-05-13 08:00:00 · 769 阅读 · 0 评论 -
LPDDR5电路设计的新功能
本文从硬件电路设计的角度,简述了LPDDR5 JEDEC标准中新增的功能。原创 2024-05-10 08:00:00 · 879 阅读 · 0 评论 -
金属表面粗糙度对信号的影响
之前的文章中,已经采用CST中的微带线模块进行了很多的仿真分析,本文将再次利用这些模块,从另外一个角度去探讨关于传输线的使用问题--金属的表面粗糙度。 众所周知,数据传输中,当速率越来越高时,信号在金属介质中的趋肤效应就愈发明显,能量就会更多地集中于金属的表面进行流动,此时,如果金属表面不再光滑而是凹凸不平,能量的传输过程就会产生波动,当这种波动积累到一定的量级,就会严重影响到传输线的阻抗稳定性,从而导致信号失真和传输异常。原创 2024-05-04 10:59:33 · 1136 阅读 · 0 评论 -
由异常的测试眼图引发的深入思考
信号测试中出现“双眼皮”的眼图测试效果,可能的导致因素总结如下:PCB通道阻抗设计不匹配,负载端出现严重反射;发射端采用了不当的信号预处理;接收器均衡处理不当;通道串扰严重... 基于以上的假设,本文就逐一分析下这些因素到底是如何对正常的信号眼图造成影响的。原创 2024-04-30 19:37:45 · 604 阅读 · 0 评论 -
微带线设计细节的模拟仿真分析
微带线设计在很多PCB设计场景中被应用,但是,有些工程师往往并不注重设计细节,导致最后的设计指标与预期相差甚远,比如设计中,会将丝印、散热金属等放在走线的上方,设计检查时会有人产生质疑,至于如何影响到实际的设计性能,往往众说纷纭、各执一词,本文通过利用CST的三维快速建模功能,演示这些设计细节是如何影响到设计本身性能的。原创 2024-04-25 08:30:00 · 571 阅读 · 0 评论 -
有效Dk值提取方法的仿真分析
通过本文的仿真对比分析,提取有效Dk值方面,TDR技术在一些固定的场景下,依然有其参考应用价值,而随着VNA功能的不断增强和高精度测量手段的不断更新,双端口Delta-L技术才是主流评估方法,而单端口Delta-L技术则可以作为其降本增效的方案补充。原创 2024-04-19 07:38:51 · 898 阅读 · 0 评论 -
基于CST的微带线直角不连续性仿真分析
PCB走线过程中经常出现直角拐弯,导致的阻抗不连续性使得电路性能的恶化,因为这种不连续性会引入寄生电容,从而引起相位和振幅误差、输入与输出失配以及寄生耦合,消除这些效应的方法是改变直角拐弯的构造,可将其改成具有一定弧度的弯头,或者通过削角来降低直角弯头的电容效应。CST软件中提供了一些走线弯曲结构的模块,可以方便地进行建模评估,从而省去了手工建模的复杂流程,本文以微带线结构为例,展示如何利用CST的相关功能进行快速的设计。原创 2024-04-17 09:30:00 · 1081 阅读 · 0 评论 -
如何在ADS中实现数据的导入和导出
ADS提供了一种通用的MDIF格式文件,允许用户使用一个通用的数据接口实现导入和导出的功能。原创 2024-04-13 09:00:00 · 1708 阅读 · 0 评论 -
SI案例分享--实用的单端口Delta-L测试方法
Intel Delta-L方法已被公认为一种常规方法,通过对测试线进行2端口测量来提取层压板材料的Dk和插入损耗。它需要具有不同长度的两对传输线,以及4端口或2端口VNA。本文对这种方法进行了简化,只需要对两条不同长度的测试线进行单端口的测量,这可以在VNA的单端口中实现,并且,这种简化的方法同样可以测量层压板层的Dk和总损耗,通过本文的描述,这种单端口deltaL方法可以成为常规PCB层压板验证和表征的一种简单、低成本的方法,同时,文章也陈述了该方法的局限性。原创 2024-04-12 08:22:36 · 1085 阅读 · 0 评论 -
RS-485和RS-422电路设计指南
本文主要讨论RS-485/RS-422在工业环境中的应用实现,虽然相比于其它的高速 IP,RS-485/RS-422 的传输速率不值一提,但是,其多变的拓扑结构、长距离的链路通信、共模噪声的抑制、ESD 的保护等方面,依然需要设计者多加关注。原创 2024-04-09 13:00:00 · 2638 阅读 · 0 评论 -
TRL校准的解析计算过程
本文所探讨的TRL校准方法对应的解析计算方法,相比传统的矩阵形式降低了计算复杂度,这种方法可以扩展用于更多的测量情形,特别是对于差分输入和输出的情况。原创 2024-04-03 10:49:01 · 982 阅读 · 0 评论 -
SI案例分享--冷却液对PCIe链路性能的影响
随着数据处理速率的快速增长,服务器的整体功耗也在增加,数据中心已经成为一个巨大的能源消耗体,空气冷却已经无法满足其对散热的需求,并且,随着碳排放量的增加,传统的空气冷却方案显然不符合环保的要求,此时,浸入式冷却逐步成为替代的解决方案,它在云数据中心、边缘计算、高性能计算和其他大规模数据处理应用中获得了广泛的关注。原创 2024-03-28 09:30:00 · 988 阅读 · 0 评论 -
SI案例分享--DDR5 CA总线设计风险评估与分析
在验证DDR5系统的过程中,发现,与其他CA通道相比,CA1_B表现出了明显更差的眼图效果。这种差异在不同的数据速率中均可以一致地观察到,并且随着数据速率的提升,眼图差距变得更加明显,更重要的是,这种现象存在于每一个DIMM条中的CA1_B,这就不得不引起设计者的重点关注。原创 2024-03-27 09:30:00 · 799 阅读 · 0 评论 -
SI案例分享--PCB通孔互连新技术的应用(VeCS)
本文介绍了VeCS的物理结构和制造过程,并通过全波仿真模拟和测量,分析了VeCS的电性能,并与传统的测量方法进行了比较。结果表明,由于有一个连续的参考平面,VeCS的TDR阻抗可以很容易地控制到目标阻抗,同时可以大大减轻信道上的串扰,的确是一种性能不错的PCB互连创新设计方案。原创 2024-03-21 09:30:00 · 864 阅读 · 0 评论 -
SI案例分享--AMI模型在测试中的应用
在高速数据通信系统中,复杂的信号处理技术采用先进的收发器来缓解信道损伤。发射机(Tx)利用FFE来增强输出信号,而接收机(Rx)实现了更复杂的功能,如AGC、CTLE、FFE、DFE和CDR。评估端到端链路性能和优化系统配置通常需要分析Rx后处理信号。然而,直接测量RX设备内部的信号是不切实际的,因此,本文介绍了一种利用Rx AMI模型来模拟基于所测量的输入波形的Rx后处理信号的创新方法。原创 2024-03-20 09:30:00 · 2221 阅读 · 0 评论 -
PCB差分通孔的数值建模方法
本文介绍一种简单、可扩展、高带宽的差分通孔电路模型,可以用来准确地描述一个真实的差分通孔结构到非常高的带宽,并且,与电磁场求解器的对比结果表明,该模型具有较高的准确度。在没有测量数据或求解器模拟结果的情况下,应用该方法可以快速量化和优化数据通道模型中通孔的性能,或帮助优化使用三维场求解器生成的后续模型。原创 2024-03-13 08:00:00 · 1653 阅读 · 0 评论 -
SerDes电路的PCB仿真设计规则及策略
SerDes的PCB设计中,重点工作是使用3D 电磁 (EM) 场求解器,进行过孔结构优化,包括 BGA的扇入和扇出区域以及布线的过孔区域,并且,利用连接器供应商提供加密的 3D 模型,进行连接器和 PCB 的级联仿真,最终获取系统级的通道性能参数,如插入损耗、回波损耗、串扰和模式转换、阻抗曲线等,如果发现任何缺陷,再进行进一步优化,这一过程中,推荐进行拆分仿真,以提高设计效率。原创 2024-03-06 13:57:21 · 1089 阅读 · 0 评论 -
SI案例分享--FPC(柔性电路板)信号仿真
设计高性能的柔性PCB时,由于采用了网格地的参考面构造,因此,需要按照特定的结构进行布局,才可以保证所需目标阻抗的稳定性,该结构的配置过程称为“Hatch Configuration”,合理的参数配置将有助于得到满意的设计效果。原创 2024-03-05 14:35:51 · 636 阅读 · 0 评论 -
如何理解介电常数与耗散因子
本文简要概述了介电常数和耗散因子的基本定义以及物理意义,并引出了损耗角正切以及有损传输线的概念,不难发现,通过介电常数实部、损耗角正切和频率相关特性,就可以完整描述电介质材料的电气特性。原创 2024-02-27 14:38:01 · 1278 阅读 · 1 评论 -
如何合理规划PCB叠层
通过本文的讨论,可以知道PCB层数、层的分配和层的顺序对EMC性能的影响,除此之外,还有一些因素同样也很重要,比如:1. 层间距;2. 正交布线时的信号层分配;3. 对信号布局的整体规划,如时钟、总线、高速、低频等等。因为每种叠层都有其优缺点,只有尽可能地考虑更多的影响因素,才可能做出合理的设计选择,而做出这些选择则需要理论和实践不断的累积,希望通过对本文的阅读和理解,可以为PCB设计提供必要的技术参考。原创 2024-02-21 10:11:49 · 1206 阅读 · 0 评论 -
Fakra连接器封装的PCB处理方式分析与总结
以往的项目中,关于Fakra连接器封装焊盘的PCB处理方式一直未有明确的规则定义,不同的处理方式,产生的效果各不相同,严重影响到设计的一致性,为此,本文针对这一设计上的缺陷进行了量化分析: 以十层板设计为例,分别从插入损耗(IL)、回波损耗(RL)、特性阻抗(Z0)三个维度进行了分析对比,最终,总结出适合的PCB设计规则,并且,该规则也适用于十层以外的叠构设计。原创 2024-02-18 09:51:09 · 1216 阅读 · 2 评论 -
元器件焊盘的PCB处理方式分析与总结
本文着重讨论了串联器件焊盘的引入,对微带线阻抗以及S参数的影响,并通过仿真优化对比,得出一些有效的改进措施。原创 2024-02-17 16:51:58 · 1152 阅读 · 0 评论 -
如何合理评估信号过孔的残桩效应--Via Stub
设计中,之所以会去考察信号过孔的残桩效应(Via Stub),是因为它的存在导致了不需要的频率谐振,当这些谐振出现在所关注的信号通道的插入损耗中时,就会引发较为严重的信号完整性(SI)问题,那么Via Stub到底是如何引发SI问题的呢?原创 2024-02-16 15:42:02 · 1403 阅读 · 0 评论 -
为什么需要关注差分阻抗
差分对的主要目的是为了保持正确的差分阻抗,因此,必须了解差分对之间线间距的含义,差分阻抗是每条走线奇模阻抗的两倍,而每条走线的单端阻抗(SE, single-ended),仅当差分线内没有对内耦合时,才等于奇模阻抗,因此,当两根走线更加靠近彼此时,差分阻抗会降低,此时就需要通过调整线宽对其进行补偿。原创 2024-02-16 12:58:44 · 1168 阅读 · 0 评论 -
如何看待频域与时域的仿真差别
从信号与系统理论中,可以知道,对于占空比为50%的周期信号,只含有奇次谐波,但在实际中,时钟信号并不是理想的占空比为50%的梯形波,因此,会同时含有奇偶次谐波,本文以一个典型的DDR时钟的仿真与测试的案例,深入探讨了这个问题。原创 2024-02-08 16:47:17 · 813 阅读 · 0 评论 -
如何理解S参数的三大特性
提到S参数的时候经常会涉及一些概念,如无源性、因果性、互易性等,本文逐一介绍这些特性的概念、成因以及判断方式。原创 2024-02-07 09:26:16 · 1801 阅读 · 0 评论 -
如何正确理解和获取S参数
差分四端口的S参数是由双端口S参数逐步演化而来,因此,在数学中,其各分量均可以从单端S参数推导而来,在实际的仿真和测试中,软件和测量设备也是通过获取单端S参数矩阵再进行运算得到混合S参数矩阵的,并非直接获取。原创 2024-02-05 15:43:28 · 1741 阅读 · 5 评论 -
阻抗波动对FPD Link的影响
在高速PCB设计中,经常会遇到这样的问题:由于信号换层,传输线会在微带线和带状线之间转换,再加之PCB制成能力的差异,换层后阻抗会出现不同程度的波动,那么,对于高速接口应用而言,这种阻抗波动到底被控制在什么程度是合适的呢?原创 2024-02-05 09:47:21 · 501 阅读 · 3 评论 -
SerDes PoC 电感网络工作原理详解
PoC的工作原理可以描述如下:1.直流状态时,电感处于短路状态,电容处于开路状态,因此,接收端的电源能够通过电感注入到信号传输系统中,并在另一端通过电感为本地电路供电,而不会透过电容影响到两端的高速收发器;2.交流状态时,即高频信号注入时,电容器是低阻抗的,而电感器是高阻抗的,因此,高速信号能够正常进行传输;3.电感器和电缆的直流电阻应保持足够低,以允许有效的功率分配。原创 2024-01-31 13:53:21 · 1139 阅读 · 0 评论 -
利用ADS建立MIPI D-PHY链路仿真流程
由于MIPI D-PHY的速率并不算高,因此,PCB设计难度通常不大,主要做好差分线的等长、阻抗的连续性、端口处的阻抗优化以及控制好走线的长度,拿到满意的结果还是较为轻松的,最后,建立流程化的仿真工程文件,可以保存为模板,方便日后的设计复用,非常方便。原创 2024-01-26 22:49:18 · 1391 阅读 · 0 评论 -
如何合理使用示波器的存储深度
实时采样示波器硬件具有指定的最大采样率和最大的采集存储深度,两者的配合决定了一次可以捕获的数据时间窗口的大小,具体使用则需要根据测试的码型来决定。原创 2024-01-26 10:57:02 · 520 阅读 · 0 评论 -
什么是信号抖动
总抖动(TJ)首先被分为两类,随机抖动(RJ)和确定性抖动(DJ),确定性抖动被进一步细分为几个类别:周期性抖动(PJ,有时也称为正弦抖动或SJ)、占空比相关的抖动(DCD)和数据端抖动(DDJ,也称为符号间干扰,ISI),有时还会使用另一个类别(有界的、不相关的抖动或BUJ),图中“PDF”指的是基于概率密度函数的概率分布图。原创 2024-01-24 19:12:02 · 1427 阅读 · 0 评论