【计算机系统与配置】软设 刷题

1-9

1 假定求浮点数平方根（FPSQR）的操作在某台机器上的一个基准测试程序中占总执行时间的20%，FP运算指令所用时间占总执行时间的50%。采用两种优化FPSQR的方法，第一种方法是增加专门的FPSQR硬件，可以将FPSQR的操作速度提髙为原来的10倍；第二种方法是提髙所有FP（浮点）运算指令的执行速度到原来的1.6倍，从而提高求浮点数平方根操作的速度。可以通过计算这两种方法对基准测试程序的加速比来比较这两种方法的优劣。以下叙述正确的是（ ） 。
a 第一种方法的加速比是1.23,效果较好
b 第二种方法的加速比是1.23,效果较好
c 第一种方法的加速比是1.22,效果较好
d 第二种方法的加速比是1.22,效果较好

B

2 在计算机系统中，对构成内存的半导体存储器进行自检的方法有许多种，其中对（ ）一般采用对其内容求累加和进行自检的方法。
a ROM
b DRAM
c SDRAM
d DDR SDRAM

一般来讲，RAM类存储器通过写入OxAA，0x55等数字再读出的方式进行自检；ROM类存储器通过累加和校验进行自检。A

3 若计算机采用CRC进行差错校验，生成多项式为G（X）=X4+X+1，信息字为10110，则CRC校验码是（ ）。
A 0000
B 0100
C 0010
D 1111

CRC即循环冗余校验码（Cyclic Redundancy Check）是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。 在CRC校验方法中，进行多项式除法（模2除法）运算后的余数为校验字段。 信息字为10110，对应的多项式M（x）=x4+x2+x，生成多项式为G（X）=X4+X+1，对应的代码为10011。 校验码计算过程为：先将信息码左移4位（生成码长-1），得到101100000，然后反复进行异或运算（即除数和被除数最高位对齐，按位异或），如下所示： 10110⊕10011 = 00101，00101 左移两位得到 10100再与 10011 异或； 10110⊕10011 = 00101，00101 左移两位得到 10100再与 10011 异或； 11100⊕10011 = 01111，其结果iCRC 校验码，即余数 1111。 D

4 某计算机系统采用4级流水线结构执行指令，设每条指令的执行由取指令(2△t)、分析指令(1△t)、取操作数(3△t)、运算并保存结果(2△t)组成（注：括号中是指令执行周期），并分别用4个子部件完成，该流水线的最大吞吐率为（ ）；若连续向流水线输入5条指令，则该流水线的加速比为（/）。
A 16
B 18
C 32
D 48

采用常规标量单流水线处理机（即该处理机的度m=1），连续执行16条指令的时空图如下图所示，从中可以看出，连续执行16条指令所需时间为18At。
B

5 某计算机系统采用4级流水线结构执行指令，设每条指令的执行由取指令(2△t)、分析指令(1△t)、取操作数(3△t)、运算并保存结果(2△t)组成（注：括号中是指令执行周期），并分别用4个子部件完成，该流水线的最大吞吐率为（ ）；若连续向流水线输入5条指令，则该流水线的加速比为（/）。

流水线的吞吐率(ThoughtPut rate, TP)是指单位时间内流水线所完成的任务数量或输出的结果数量。计算流水线吞吐率TP的基本公式为: TP=n/Tk。其中n是任务数, Tk是处理完n个任务所用的时间。当流水线各段执行时间均相等(为△t),输入连续n个任务的一条k段线性流水线的实际吞吐率为TP=n/(k+n-1)△t,最大吞吐率为TPmax=1/△t。当流水线中各个流水段的执行时间不完全相等时,流水线的最大吞吐率与实际吞吐率主要是由流水线中执行时间最长的那个流水段来决定的,这个流水段就成了整个流水线的"瓶颈"。根据题目说明,这种情况下的最大吞吐率TPmax=1/3△t。流水线的加速比定义为完成一批任务不使用流水线所用的时间与使用流水线所用的时间之比。对于本问题,不使用流水线完成5条指令的时间为58△t,使用流水线所用的时间为8△t+43△t,因此加速比为2:1。 C

6 使用多处理机系统的主要目的是实现（ ）代码的并行性。
A 操作级和指令级
B 指令级和作业级
C 作业级和任务级
D 任务级和指令级

广义上说，使用多台计算机协同工作来完成所要求的任务的计算机系统都是多处理机系统。传统的狭义多处理机系统是指利用系统内的多个CPU并行执行用户多个程序，以提高系统的吞吐量或用来进行冗余操作以提高系统的可靠性。程序级的并行，属于作业级和任务级。 C

7 Flynn分类法根据计算机在执行程序的过程中（ ）的不同组合，将计算机分为4类。当前主流的多核计算机属于（/）计算机。
A 指令流和数据流
B 数据流和控制流
C 指令流和控制流
D 数据流和总线带宽

Flynn于1972年提出计算平台分类法主要根据指令流和数据流来分类，分为四类：
①单指令流单数据流机器（SISD）
SISD机器是一种传统的串行计算机，其硬件不支持任何形式的并行计算，所有的指令都是串行执行，并且在某个时钟周期内，CPU只能处理一个数据流。早期的计算机都是SISD机器。
②单指令流多数据流机器（SIMD）
SIMD是采用一个指令流处理多个数据流。这类机器在数字信号处理、图像处理，以及多媒体信息处理等领域非常有效。
Intel处理器实现的MMXTM、SSE（StreamingSIMDExtensions）、SSE2及SSE3扩展指令集，都能在单个时钟周期内处理多个数据单元。也就是说人们现在用的单核计算机基本上都属于SIMD机器。
③多指令流单数据流机器（MISD）
MISD是采用多个指令流来处理单个数据流。在实际情况中，采用多指令流处理多数据流才是更有效的方法，因此MISD只是作为理论模型出现，没有实际应用。
④多指令流多数据流机器（MIMD）
MIMD机器可以同时执行多个指令流，这些指令流分别对不同数据流进行操作。最新的多核计算平台就属于MIMD的范畴，例如Intel和AMD的双核处理器。 A

8 某计算机系统的可靠性结构如下所示，若所构成系统的每个部件的可靠度分别为R1、R2、R3和R4，则该系统的可靠度为（ ）。

A （1-（ R1+R2）R3）+R4
B （1-（1-R1R2）（1-R3））R4
C （1-R1R2）（1-R3）R4
D （1-R1）（1-R2）R3（1-R4）

由子系统构成串联系统时，其中任何一个子系统失效就使整个系统失效，其可靠度等于各子系统可靠度的乘积；构成并联系统时，只要有一个子系统正常工作，系统就能正常工作。
设每个子系统的可靠性分别以R1R2，…，RN表示，则整个系统用串联方式构造时的可靠度为R=R1×R2…×…RN，整个系统用并联方式构造时的可靠度为R=1-（1-R1）（1-R2）…（1-RN）。
题图中，R1，R2是串联关系，其可靠度为R1×R2，R3与R1、R2并联后再与R4串联，因此整个系统的可靠度为（1-（1-R1R2）（1-R3））R4。 --B

9 以下关于CPU和GPU的叙述中，错误的是（ ）。
A CPU适合于需要处理各种不同的数据类型、大量的分支跳转及中断等场合
B CPU利用较高的主频、高速缓存（Cache）和分支预测等技术来执行指令
C GPU采用MISD（Multiple Instruction Single Data）并行计算架构
D GPU的特点是比CPU包含更多的计算单元和更简单的控制单元

CPU需要很强的通用性来处理各种不同的数据类型，同时又要逻辑判断又会引入大量的分支跳转和中断的处理。这些都使得CPU的内部结构异常复杂。而GPU面对的则是类型高度统一的、相互无依赖的大规模数据和不需要被打断的纯净的计算环境。GPU是一种SIMD（Single Instruction Multiple Data）架构。MISD纯粹是一种理论模型，并没有实际意义。 C

10-19

10 在Cache-主存两级存储体系中，关于Cache的叙述，错误的是（ ）。
A Cache设计的主要目标是在成本允许的情况下达到较高的命中率，使存储系统具有最短的平均访问时间
B Cache设计的一个重要原则是在争取获得较快的存取速度和花费较低的存储成本之间达到合理的折衷
C 除了Cache容量和块的大小，地址相联方式和替换策略也会影响Cache的命中率
D 在速度要求较高的场合采用直接映像，在速度要求较低的场合采用组相联或全相联

为解决高速CPU与低速内存之间的速度差异，最经济、有效的方法是在两者之间插入容量不大但操作速度很高的存储器髙速缓存（Cache），起到缓冲作用，使CPU既可以以较快速度存取Cache中的数据，又不使系统成本过高。
与主存相比，Cache的容量很小，它保存的只是一部分主存内容的一个副本，且Cache与主存的数据交换是以块为单位。
地址映射即是应用某种方法把主存地址定位到Cache中，有全相联方式、直接方式和组相联方式三种方式。
1.全相联映射方式。
这是一种最简单而又直接的映射方法，指主存中每个块只能映射到Cache的一个特定的块。在该方法中，Cache块地址j和主存块地址i的关系为：
j=i mod Cb
其中Cb是Cache的块数。这样，整个Cache地址与主存地址的低位部分完全相同。直接映射法的优点是所需硬件简单，只需要容量较小的按地址访问的区号标志表存储器和少量比较电路；缺点是Cache块冲突概率较高，只要有两个或两个以上经常使用的块恰好被映射到Cache中的同一个块位置时，就会使Cache命中率急剧下降。
2.直接映射方式。
这种映射方式允许主存的每一块信息可以存到Cache的任何一个块空间，也允许从已被占满的Cache中替换掉任何一块信息。全相联映射的优点是块冲突概率低：其缺点是访问速度慢，并且成本太高。
3.组相联映射方式。
这种方式是前两种方式的折衷方案。这种映射方式在组间是直接映射，而组内是全相联映射，其性能和复杂性介于直接映射和全相联映射之间。
CPU在访问内存时，首先判断所要访问的内容是否在Cache中，如果在，就称为“命中”，此时CPU直接从Cache中调用该内容；否则，就称为“不命中”。一般来说，Cache的存储容量比主存的容量小得多，但不能太小，太小会使命中率太低；也没有必要过大，过大不仅会增加成本，而且当容量超过一定值后，命中率随容量的增加将不会有明显地增长。 D

11 （ ）不是复杂指令系统计算机CISC的特征。
A 丰富的寻址方式
B 多种指令格式
C 指令长度可变
D 设置大量通用寄存器

RISC技术通过简化计算机指令功能，使指令的平均执行周期减少，从而提高计算机的工作主频，同时大量使用通用寄存器来提高子程序执行的速度。相反，设置多种指令格式、采用丰富的寻址方式和长度可变的指令等则是复杂指令系统计算机CISC的特点。 D

12 以下关于复杂指令集计算机（Complex Instruction Set Computer，CISC）弊端的叙述中，错误的是（ ）。
A 指令集过分庞杂
B 每条复杂指令需要占用过多的CPU周期
C CPU中的寄存器过多，利用率低
D 强调数据控制，导致设计复杂，研制周期长

RISC和CISC是目前设计制造微处理器的两种典型技术，虽然它们都试图在体系结构、操作运行、软件硬件、编译时间和运行时间等诸多因素中做出某种平衡，以求达到高效的目的，但采用的方法不同，主要区别有：
①指令系统：RISC设计者把主要精力放在那些经常使用的指令上，尽量使它们具有简单高效的特色。对不常用的功能，常通过组合指令来完成。因此，在RISC机器上实现特殊功能时，效率可能较低。但可以利用流水技术和超标量技术加以改进和弥补。
而CISC计算机的指令系统比较丰富，有专用指令来完成特定的功能。因此，处理特殊任务效率较高。
②存储器操作：RISC对存储器操作有限制，使控制简单化；而CISC机器的存储器操作指令多，操作直接。
③程序：RISC汇编语言程序一般需要较大的内存空间，实现特殊功能时程序复杂， 不易设计；而CISC汇编语言程序编程相对简单，科学计算及复杂操作的程序设计相对容易，效率较高。
④中断：RISC机器在一条指令执行的适当地方可以响应中断；而CISC机器是在一条指令执行结束后响应中断。
⑤CPU: RISC的CPU包含有较少的单元电路，因而面积小、功耗低；而CISC CPU包含有丰富的电路单元，因而功能强、面积大、功耗大。
⑥设计周期：RISC微处理器结构简单，布局紧凑，设计周期短，且易于采用最新技术；CISC微处理器结构复杂，设计周期长
⑦用户使用：RISC微处理器结构简单，指令规整，性能容易把握，易学易用；CISC微处理器结构复杂，功能强大，实现特殊功能容易。
⑧应用范围：由于RISC指令系统的确定与特定的应用领域有关，故RISC机器更
适合于专用机；而CISC机器则更适合于通用机。 C

13 设每条指令由取指、分析、执行3个子部件完成，并且每个子部件的执行时间均为At。若采用常规标量单流水线处理机（即该处理机的度为1），连续执行16条指令，则共耗时（/） At。若采用度为4的超标量流水线处理机，连续执行上述16条指令，则共耗时（ ）At。
A 4
B 5
C 6
D 8

采用常规标量单流水线处理机（即该处理机的度m=1），连续执行16条指令的时空图如下图所示，从中可以看出，连续执行16条指令所需时间为18At。 C

14 某计算机系统采用4级流水线结构执行指令，设每条指令的执行由取指令(2△t)、分析指令(1△t)、取操作数(3△t)、运算并保存结果(2△t)组成（注：括号中是指令执行周期），并分别用4个子部件完成，该流水线的最大吞吐率为（/）；若连续向流水线输入5条指令，则该流水线的加速比为（ ）。
A 1:1
B 2:1
C 8:3
D 3:8

流水线的吞吐率(ThoughtPut rate, TP)是指单位时间内流水线所完成的任务数量或输出的结果数量。计算流水线吞吐率TP的基本公式为: TP=n/Tk。其中n是任务数, Tk是处理完n个任务所用的时间。当流水线各段执行时间均相等(为△t),输入连续n个任务的一条k段线性流水线的实际吞吐率为TP=n/(k+n-1)△t,最大吞吐率为TPmax=1/△t。当流水线中各个流水段的执行时间不完全相等时,流水线的最大吞吐率与实际吞吐率主要是由流水线中执行时间最长的那个流水段来决定的,这个流水段就成了整个流水线的"瓶颈"。根据题目说明,这种情况下的最大吞吐率TPmax=1/3△t。流水线的加速比定义为完成一批任务不使用流水线所用的时间与使用流水线所用的时间之比。对于本问题,不使用流水线完成5条指令的时间为58△t,使用流水线所用的时间为8△t+43△t,因此加速比为2:1。 B

15 按照Cache地址映像的块冲突概率，从高到低排列的是（ ）。
A 全相联映像→直接映像→组相联映像
B 直接映像→组相联映像→全相联映像
C 组相联映像→全相联映像→直接映像
D 直接映像→全相联映像→组相联映像

直接映像是指在进行映像的工作时，规定各区中的某一信息块只能映像到Cache中的一个固定的信息块中，即主存中的第0块映像到Cache的第0个块，第1块映像到Cache 的第1块，以此类推。
全相联映像是指主存中的每一个字块可映像到Cache任何一个字块位置上。
组相联映像方式是直接映像和全相联映像的一种折衷方案。这种方法将存储空间分为若干组，各组之间是直接映像，而组内各块之间则是全相联映像。
显然，进行地址映像时，直接映像方式下冲突概率最高，全相联映像方式下冲突概率最低。 B

16 Flynn分类法根据计算机在执行程序的过程中（/）的不同组合，将计算机分为4类。当前主流的多核计算机属于（ ）计算机。
A SISD
B SIMD
C MISD
D MIMD

Flynn于1972年提出计算平台分类法主要根据指令流和数据流来分类，分为四类：
①单指令流单数据流机器（SISD）
SISD机器是一种传统的串行计算机，其硬件不支持任何形式的并行计算，所有的指令都是串行执行，并且在某个时钟周期内，CPU只能处理一个数据流。早期的计算机都是SISD机器。
②单指令流多数据流机器（SIMD）
SIMD是采用一个指令流处理多个数据流。这类机器在数字信号处理、图像处理，以及多媒体信息处理等领域非常有效。
Intel处理器实现的MMXTM、SSE（Streaming SIMD Extensions）、SSE2及SSE3扩展指令集，都能在单个时钟周期内处理多个数据单元。也就是说人们现在用的单核计算机基本上都属于SIMD机器。
③多指令流单数据流机器（MISD）
MISD是采用多个指令流来处理单个数据流。在实际情况中，采用多指令流处理多数据流才是更有效的方法，因此MISD只是作为理论模型出现，没有实际应用。
④多指令流多数据流机器（MIMD）
MIMD机器可以同时执行多个指令流，这些指令流分别对不同数据流进行操作。最新的多核计算平台就属于MIMD的范畴，例如Intel和AMD的双核处理器。 D

17 某浮点数格式如下：7位阶码（包含一个符号位），9位尾数（包含一个符号位）。若阶码用移码、尾数用规格化的补码表示，则浮点数所能表示数的范围是（ ）。

A -263～（1-2-8）×263
B -264～（1-2-7）×264
C -（1-2-8）×263～263
D -（1-2-7）×264～（1-2-8）×263
用浮点格式表示数N时，形式为：N=2E×F，其中E称为阶码，F为尾数。
如果浮点数的阶码（包括1位阶符）用R位的移码表示，尾数（包括1位数符）用M位的补码表示，则这种浮点数所能表示的数值范围如下。 A

18 执行CPU指令时，在一个指令周期的过程中，首先需从内存读取要执行的指令，此时先要将指令的地址即（ ）的内容送到地址总线上。
A 指令寄存器（IR）
B 通用寄存器（GR）
C 程序计数器（PC）
D 状态寄存器 （PSW）

选项A指令寄存器用来存放从内存中读取的指令。
选项B通用寄存器可用于传送和暂存数据，也可参与算术逻辑运算，并保存运算结果。
选项C程序计数器是用于存放下一条指令所在单元的地址。 当执行一条指令时，首先需要根据PC中存放的指令地址，将指令由内存取到指令寄存器中，即将程序计数器PC中的内容送到地址总线上，此过程称为“取指令”。与此同时，PC中的地址或自动加1或由转移指针给出下一条指令的地址。此后经过分析指令，执行指令。完成第一条指令的执行，而后根据PC取出第二条指令的地址，如此循环，执行每一条指令。
选项D状态寄存器用于存放状态标志与控制标志如，中断标志、溢出标志等。 C

19 计算机系统是一个硬件和软件综合体，位于硬联逻辑层上面的微程序是用微指令编写的。以下叙述中，正确的是（ ）。
A 微程序一般由硬件执行
B 微程序一般是由操作系统来调度和执行
C 微程序一般用高级语言构造的编译器翻译后来执行
D 微程序一般用高级语言构造的解释器件来解释执行

计算机系统是一个硬件和软件的综合体，可以把它看作是按功能划分的多级层次结构，如图所示。这种结构的划分，有利于正确理解计算机系统的工作过程，明确软件、硬件在系统中的地位和作用。
1.硬联逻辑级。这是计算机的内核，由门、触发器等逻辑电路组成。
2.微程序级。这一级的机器语言是微指令集，程序员用微指令编写的微程序一般直接由硬件执行。
3.传统机器级。这一级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。
4.操作系统级。从操作系统的基本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。
5.汇编语言级。这一级的机器语言是汇编语言，完成汇编语言翻译的程序称为汇编程序。
6.高级语言级。这一级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译的工作。
7.应用语言级。这一级是为了使计算机满足某种用途而专门设计的，因此，这一级的机器语言就是各种面向问题的应用语言。 A

20-29

20 MIPS（每秒百万次指令数）和MFLOPS（每秒百万次浮点运算数）是衡量CPU性能的两个指标，其中（ ）。
A MIPS适合衡量向量处理机的性能，MFLOPS适合衡量标量处理机的性能
B MIPS适合衡量标量处理机的性能，MFLOPS适合衡量向量处理机的性能
C MIPS反映计算机系统的峰值性能，MFLOPS反映计算机系统的持续性能
D MIPS反映计算机系统的持续性能，MFLOPS反映计算机系统的峰值性能

标量（scalar）是指一个完全由其大小决定而没有方向的数量，如质量、长度等。向量（vector）是指完全由大小和方向确定的量，如速度等。在数学中，向量常用形如A（x1，x2，x3）的形式来表示。
在标量处理机中，一次处理中涉及的是标量，如处理向量A的分量3d。而在向量处理机中，是将A作为整体来处理，即并行处理x1、x2、x3。而在标量处理机中只能依次串行处理。可见，向量处理机一次处理的往往是一组数据（向量），这就是它得名的来源。
向量机适用于线性规划、傅里叶变换、滤波计算以及矩阵、线性代数、偏微分方程、积分等数学问题的求解，主要解决气象研究与天气预报、航空航天飞行器设计、原子能与核反应研究、地球物理研究、地震分析、大型工程设计，以及社会和经济现象大规模模拟等领域的大型计算问题。
计算机性能的评价通常用峰值性能（peak performance）及持续性能（sustained performance）两个指标。MIPS指标和MFLOPS指标通常是峰值性能指标。峰值性能反映在理想情况下计算机系统可获得的最髙性能，而实际上程序运行时的资源冲突等因素造成计算机系统不能充分发挥最大计算能力。
持续性能指标反映的是实际性能。 在标量计算机中执行一条指令，一般可得到一个运算结果：而在向量机中，一条向量指令通常要对多个数据元素进行运算，得到多个运算结果。MIPS指标不能准确反映向量集中数据的运算速度。因此，MIPS（每秒百万次指令数）适合衡量标量处理机的性能，MFLOPS（每秒百万次浮点运算数）适合衡量向量处理机的性能。 B

21 在计算机系统中，若一个存储单元被访问，这个存储单元有可能很快会再被访问，该特性被称为（ ）；这个存储单元及其邻近的存储单元有可能很快会再被访问，该特性被称为（/）。
A 程序局部性
B 空间局部性
C 时间局部性
D 数据局部性

局部性原理是指在指定时间内，程序趋于在有限的内存区域内重复访问。通常将局部性分为空间局部性和时间局部性。空间局部性是指已访问过的内存地址附近的位置很可能被连续访问。时间局部性是指已访问过的内存地址在较短的时间内还可能被多次访问。 C

22 以下关于在I/O设备与主机间交换数据的叙述中，错误的是（ ）。
A 中断方式下，CPU需要执行程序来实现数据传送
B 中断方式和DMA方式下，CPU与I/O设备都可同步工作
C 中断方式和DMA方式相比，快速I/O设备更适合釆用中断方式传递数据
D 若同时接到DMA请求和中断请求，CPU优先响应DMA请求

常用的I/O设备和CPU之间数据传送控制方式有4种，分别为程序直接控制方式、中断控制方式、DMA方式和通道方式。
程序直接控制方式和中断控制方式都只适用于简单的、外设很少的计算机系统，因为程序直接控制方式耗费大量的CPU时间，而且无法检测发现设备或其他硬件产生的错误，设备与CPU、设备与设备只能串行工作。
中断控制方式虽然在某种程度上解决了上述问题，但由于中断次数多，因而CPU仍需要花费较多的时间处理中断，而且能够并行操作的设备台数也受到中断处理时间的限制，中断次数增多也导致数据丢失。
DMA方式和通道方式较好地解决了上述问题。这两种方式采用了外设和内存直接交换数据的方 式。只有在一段数据传送结束时，才发出中断信号要求CPU做善后处理，从而大大减少了CPU的工作负担。
DMA方式与通道控制方式的区别是，DMA方式要求CPU执行设备驱动程序来启动设备，给出存放数据的内存起始地址以及操作方式和传送字节长度等； 而通道控制方式则是在CPU发出I/O启动命令之后，由通道指令来完成这些工作。 C

23 某高可靠性计算机系统由下图所示的冗余部件构成。若每个部件的千小时可靠度都为R，则该计算机系统的千小时可靠度为（ ）.
A （1-R3）（1-R2）
B （1-R3） + （1-R2）
C （1-（1-R）3）（1—（1-R）2）
D （1-（1—R3）+（1-（1-R）2）

若n个子系统构成一个串联系统，且各个子系统的可靠度分别为R1，R2，…，Rn，则系统的可靠度i?可由下式求得：
R = R1R2…Rn
若《个子系统构成一个并联系统，且各个子系统的可靠度分别为R1，R2，…，Rn，则系统的可靠度可由下式求得：
R = 1-（1-R1）（1-R2）……（1-RN）
本题中，先由三个部件构成一个并联子系统，其可靠度R1为（1-（1-R）3），然后由两个部件构成一个并联子系统，其可靠度R2为（1 -（1 -R）2），这两个子系统再进行串联，因此，系统的可靠度为R1R2，即（1-（1-R）3）（l-（1-R）2）。 C

24 CPU访问存储器时，被访问数据倾向于聚集在一个较小的连续区域中，若一个存储单元已被访问，则其邻近的存储单元有可能还要被访问，该特性被称为（ ）。
A 指令局部性
B 数据局部性
C 时间局部性
D 空间局部性

计算机系统中的局部性原理是指程序访问代码和数据的不均匀性，它包括时间局部性和空间局部性：时间局部性是指如果某位置已被访问，则该位置很可能在短时间内还要再次被访问；空间局部性是指如果某位置已被访问，则其临近位置很可能还要被访问。 高速缓存的工作机制体现了局部性原理。 D

25

26 下列关于虚拟存储器的叙述中，正确的是（）。
A 对应用程序员透明，对系统程序员不透明
B 对应用程序员不透明，对系统程序员透明
C 对应用程序员、系统程序员都不透明
D 对应用程序员、系统程序员都透明

所有的存储器设备按照一定的层次逻辑关系通过软硬件连接起来，并进行有效的管理，就形成了存储体系。一般计算机系统中主要有两种存储体系：Cache存储体系（由Cache和主存储器构成，主要目的是提高存储器访问速度（和虚拟存储体系（由主存储器和在线磁盘存储器构成，主要目的是扩大存储器容量（。其中Cache存储体系对系统程序员以上均透明，而虚拟存储体系对应用程序员透明，对系统程序员不透明。 A

27 Cache的替换算法中，（ ）算法计数器位数多，实现困难。
A FIFO
B LFU
C LRU
D RAND

FIFO（First In First Out）遵循先入先出原则，若当前Cache被填满，则替换最早进入Cache的那个块。它的优点是比较容易实现，能够利用主存储器中页面调度情况的历史信息，但是没有反映程序的局部性。因为最先调入主存的页面，很可能也是经常要使用的页面。
LFU（Lease Frequently Used）算法将访问次数最少的内容替换出Cache。显然，这是一种非常合理的算法，因为到目前为止最少使用的页面，很可能也是将来最少访问的页面。该算法既充分利用了主存中页面调度情况的历史信息，又正确反映了程序的局部性。但是，这种算法实现起来非常困难，它要为每个页面设置一个很长的计数器，并且要选择一个固定的时钟为每个计数器定时计数。在选择被替换页面时，要从所有计数器中找出一个计数值最大的计数器。
LRU（Least Recently Used）算法是将最近最少使用的内容替换出Cache。该算法把LFU算法中要记录数量上的“多”与“少”简化成判断“有”与“无”，因此，实现起来比较容易。
RAND算法（Random algorithm）。利用软件或硬件的随机数发生器来确定主存储器中被替换的页面。这种算法最简单，而且容易实现。但是，这种算法完全没有利用主存储器中页面调度情况的历史信息，也没有反映程序的局部性，所以命中率比较低。 B

28 流水线的吞吐率是指流水线在单位时间里所完成的任务数或输出的结果数。设某流水线有5段，有1段的时间为2ns ，另外4 段的每段时间为1ns，利用此流水线完成100个任务的吞吐率约为（ ）个/s 。
A 500×10^6
B 490×10^6
C 250×10^6
D 167×10^6

此流水线上完成100个任务的时间为2+4+2*99=204ns，完成100个任务的吞吐率为：（100/204）109=490106
注意：1s=109ns。 B

29 计算机系统中，（ ）方式是根据所访问的内容来决定要访问的存储单元，常用在（/）存储器中。
A 顺序存取
B 直接存取
C 随机存取
D 相联存取
按内容存取，是相联存储的最基本特点，Cache是一种非常经典的相联存储器。 D

30-39

30
某计算机系统的结构如下图所示，按照弗林（Michael J.Flynn）提出的分类法，它属于（ ），其中，PUi（i=1，…，n）为处理单元，CU为控制部件，MMj（j=1，…，n）为存储部件。该计算机（/）。

A 单指令流单数据流计算机（SISD）
B 单指令流多数据流计算机（SIMD）
C 多指令流单数据流计算机（MISD）
D 多指令流多数据流计算机（MIMD）

1966年，MJ.Flynn根据指令流（Instruction Stream机器执行指令序列）、数据流（Data Stream指令流调用的数据序列）、多倍性（Multiplicity在系统结构的流程瓶颈上同时执行的指令或数据可能最大个数）将系统结构分成单指令流单数据流（SISD）、单指令流多数据流（SIMD）、多指令流单数据流（MISD）、多指令流多数据流（MIMD）。计算机系统中开发并行性的方法有资源重复、时间重叠和资源共享3种基本途径。题中的计算机有一个控制单元，所以是单指令流；多个处理和存储部件，是多数据流，因此，属于单指令流多数据流计算机（SIMD）。 B

31
在计算机系统中，若一个存储单元被访问，这个存储单元有可能很快会再被访问，该特性被称为（/）；这个存储单元及其邻近的存储单元有可能很快会再被访问，该特性被称为（ ）。
A 程序局部性
B 空间局部性
C 时间局部性
D 数据局部性

局部性原理是指在指定时间内，程序趋于在有限的内存区域内重复访问。通常将局部性分为空间局部性和时间局部性。空间局部性是指已访问过的内存地址附近的位置很可能被连续访问。时间局部性是指已访问过的内存地址在较短的时间内还可能被多次访问。 B

32
在Cache-主存层次结构中，主存单元到Cache单元的地址转换由（ ）完成。
A 硬件
B 寻址方式
C 软件和少量的辅助硬件
D 微程序

在由Cache-主存构成的层次式存储系统中，为了提高地址转换速度，主存单元到Cache单元的地址转换采用硬件完成。 A

33
在高级语言程序中，使用（ ）访问保存在变量中的数据。
A 物理地址
B 逻辑地址
C 主存地址
D 辅存地址

在高级语言程序中，对存储数据的位置进行了抽象，采用的是虚拟地址。在程序运行时再进行地址变换，分为内部地址变换与外部地址变换。虚拟存储系统按照地址映像方式把虚拟地址转换为主存物理地址称为内部地址变换。如果要访问的指令或数据已经在主存中，则命中，直接访问即可，否则就发生了页面失效，此时再进行外部地址变换，即将虚拟地址变换为辅存物理地址。 B

34
计算机系统中主机与外设间的输入输出控制方式有多种，其中占用主机CPU时间最多的是（ ）方式。
A 通道方式
B DMA
C 中断
D 程序查询

在计算机中，输入输出控制方式主要有5种，分别是程序查询方式(程序控制方式)、程序中断方式、DMA工作方式、通道方式、I/O处理机。这5种方式占用主机CPU时间按多到少排序为:程序查询方式(程序控制方式)、程序中断方式、DMA工作方式、通道方式、I/O处理机。 D

35
DMA工作方式是在（ ）之间建立直接的数据通路。
A CPU与外设
B CPU与主存
C 主存与外设
D 外设与外设

DMA方式（Direct Memory Access，也称为成组数据传送方式），有时也称为直接内存操作。
一个设备接口试图通过总线直接向另一个设备发送数据（一般是大批量的数据），它会先向CPU发送DMA请求信号，向CPU提出接管总线控制权的总线请求，CPU收到该信号后，在当前的总线周期结束后，会按DMA信号的优先级和提出DMA请求的先后顺序响应DMA信号。
CPU对某个设备接口响应DMA请求时，会让出总线控制权，于是在DMA控制器的管理下，外设和存储器直接进行数据交换，而不需CPU干预。数据传送完毕后，设备接口会向CPU发送DMA结束信号，交还总线控制权。 C

36
某计算机系统采用集中式总线仲裁方式，各个主设备得到总线使用权的机会基本相等，则该系统采用的总线仲裁方式（）。
①菊花链式查询方式 ②计数器定时查询（轮询）方式 ③独立请求方式
A 可能是③，不可能是①或②
B 可能是②或③，不可能是①
C 可能是②，不可能是①或③
D 可能是①、②或③

共享总线上允许有多个主设备和从设备，可能会有多个主设备同时要求使用总线的情况（执行操作都是由主设备发起的（，为了防止总线竞争，共享总线上某一时刻只允许-个主设备使用总线。这就需要总线仲裁。集中式仲裁釆用一个中央总线仲裁器（总线控制器），由它来决定总线上同时提出使用请求的主设备谁可以获得总线使用权，主要有三种方案：菊花链式查询方式，计数器定时查询（轮询（方式和独立请求方式。
菊花链式查询方式中，设备的先后连接顺序决定了其优先级。而计数器定时查询（轮询（方式及独立请求方式中，可以做到各个主设备得到总线使用权的机会基本相等。 B

37
以下关于总线的说法中，正确的是（ ）。
A 串行总线适合近距离高速数据传输，但线间串扰会导致速率受限
B 并行总线适合长距离数据传输，易提高通信时钟频率来实现高速数据传输
C 单总线结构在一个总线上适应不同种类的设备，设计复杂导致性能降低
D 半双工总线只能在一个方向上传输信息

串行总线将数据一位一位传输，数据线只需要一根（如果支持双向需要2根），并行总线是将数据的多位同时传输（4位，8位，甚至64位，128位），显然，并行总线的传输速度快，在长距离情况下成本高，串行传输的速度慢，但是远距离传输时串行成本低。
单总线结构在一个总线上适应不同种类的设备，通用性强，但是无法达到高的性能要求，而专用总线则可以与连接设备实现最佳匹配。
半双工通信是指数据可以沿两个方向传送，但同一时刻一个半双工总线结构，信道只允许单方向传送，因此又被称为双向交替通信。 C

38
以下关于复杂指令集计算机（Complex Instruction Set Computer，CISC） 的叙述中，正确的是（ ）。

A 只设置使用频度高的一些简单指令，不同指令执行时间差别很小
B CPU中设置大量寄存器，利用率低
C 常采用执行速度更快的组合逻辑实现控制器
D 指令长度不固定，指令格式和寻址方式多

CISC是台式计算机系统的基本处理部件，每个微处理器的核心是运行指令的电路。指令由完成任务的多个步骤所组成，把数值传送进寄存器或进行相加运算。CISC是一种执行整套计算机指令的微处理器，起源于80 年代的MIPS主机（即RISC 机），RISC机中采用的微处理器统称RISC处理器。这样一来，它能够以更快的速度执行操作（每秒执行更多百万条指令，即MIPS）。因为计算机执行每个指令类型都需要额外的晶体管和电路元件，计算机指令集越大就会使微处理器更复杂，执行操作也会更慢。 D

39
计算机系统中，（/）方式是根据所访问的内容来决定要访问的存储单元，常用在（ ）存储器中。
A DRAM
B Cache
C EEPROM
D CD-ROM

按内容存取，是相联存储的最基本特点，Cache是一种非常经典的相联存储器。 B

40-49

40
某计算机系统的结构如下图所示，按照弗林（Michael J.Flynn）提出的分类法，它属于（/），其中，PUi（i=1，…，n）为处理单元，CU为控制部件，MMj（j=1，…，n）为存储部件。该计算机（ ）。

A 通过时间重叠实现并行性
B 通过资源重复实现并行性
C 通过资源共享实现并行性
D 通过精简指令系统实现并行性

显然，该计算机将大量重复设置的处理单元按一定方式互连成阵列，在单一控制部件CU（Control Unit）控制下对各自所分配的不同数据并行执行同一指令规定的操作，是操作并行的SIMD计算机。因此，采用了资源重复的措施开发并行性。 B

41
利用海明码校验方法在工程上可以有效地提高内存可靠性。若不加校验功能时，内存的可靠性为0.98，出错位数为1的概率为80%，当采用海明码校验，将内存出错1位加以纠正之后，内存的可靠件为（ ）。
A 0.99
B 0.996
C 0.999
D 0.9996

当采用海明码校验将1位的错误进行纠正时，将进一步提高可靠性。1位出错概率是80%，也就是对1位纠错，能纠正总错误中的80%。即: (1-0.98) 80%。
0.98+0.0280%=0.996。 B

42
某4级流水线如下图所示，若每3△t向该流水线输入一个任务，连续输入4个，则该流水线的加速比为（ ）。

A 4
B 1.75
C 1.5
D 1

流水线的加速比定义如下：为完成一批任务，不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的加速比。
因此，该流水线的加速比为28△t:16△t，即7:4=1.75。 B

43
以下关于程序访问局部性原理的叙述，错误的是（ ）。
A 程序访问具有时间局部性，即最近将要用的信息很可能是正在使用的信息
B 程序访问具有空间局部性，即最近将要用的信息很可能与正在使用的信息在存储空间上是相邻的
C 程序访问局部性是构成层次结构的存储系统的主要依据
D 程序访问局部性是确定存储系统的性能指标（命中率、平均访问时间、访问效率等）的主要依据

程序访问的局部性原理包含两方面的含义：一是时间局部性，指程序在最近的未来要用到的信息可能是现在正在使用的信息；二是空间局部性，指最近的未来要用到的信息与现在正在使用的信息很可能在空间上是相邻的或相近的，这是因为程序中大多数指令是顺序存放且顺序执行的，数据一般也是聚簇存储在一起的。
程序访问局部性原理是存储层次得以构成和管理的主要依据。根据该原理，可以把空间位置相临近的信息作为一 “块”放到容量最小的第一级存储器Ml中，在最近未来的一段时间内多次连续访存很可能都在Ml的同一 “块”中，从而使整个存储系统的访问速度接近于Ml的速度。 D

44
RISC （精简指令系统计算机）的技术思想是当代计算机设计的基础技术之一，（ ） 不是RISC的特点。
A 指令长度固定，指令种类尽量少
B 增加寄存器数目，以减少访存次数
C 寻址方式丰富，指令功能尽可能强
D 用硬布线电路实现指令解码，以尽快对指令译码

RISC结构的设计思想可归纳为：大多数指令是单周期完成的;采用Load/Store结构:硬连线控制；较少的指令数量和寻址方式；固定的指令格式；注重编译的优化等。 C

45
浮点数在机器中的表示形式如下所示，若阶码的长度为e，尾数的长度为m，则以下关于浮点表示的叙述中，正确的是（ ）。
①e的值影响浮点数的范围，e越大，所表示的浮点数值范围越大
②e的值影响浮点数的精度，e越大，所表示的浮点数精度越高
③m的值影响浮点数的范围，m越大，所表示的浮点数范围越大
④m的值影响浮点数的精度，m越大，所表示的浮点数精度越高
A ①③
B ②③
C ①④
D ②④

在浮点表示方式下，浮点数的精度由尾数部分来确定，范围则取决于阶码的长度，因此阶码e越大，所表示的浮点数值范围越大，尾数的位数m越大，所表示的浮点数精度越高。 C

46
关于大规模并行处理器MPP，以下说法不正确的是（）。
A 大多数MPP系统使用标准的CPU作为它们的处理器
B 其互连网络通常采用商用的以太网实现
C 是一种异步的分布式存储器结构的MIMD系统
D 使用特殊的硬件和软件来监控系统、检测错误并从错误中平滑地恢复

大规模并行处理MPP（Massively Parallel Processing）系统是指使用专用通信网络构成的大型多机系统。每个节点都是一个完全独立的计算机，节点间采用分布式存储器结构，节点间通信采用消息机制，可包容多处理器系统。
大多数MPP系统使用标准的CPU作为它们的处理器，常用的有Intel Pentium系列、Sun UltraSPARC和IBM PowerPC等。MPP系统使用高性能的定制的高速互连网络及网络接口，可以在低延迟和高带宽的条件下传递消息。MPP是一种异步的分布式存储器结构的MIMD系统，它的程序有多个进程，分布在各个微处理器上，每个进程有自己独立的地址空间，进程之间以消息传递进行相互通信。大规模的MPP系统使用特殊的硬件和软件来监控系统、检测错误并从错误中平滑地恢复。 B

47
计算机系统中有多种实现数据输入和输出的控制方式，其中占用CPU时间最多的是（ ）。
a 程序查询方式
b 中断方式
c DMA方式
d 缓冲方式

在计算机中，I/O系统可以有5种不同的工作方式，分别是程序控制方式、程序中断方式、DMA工作方式、通道方式、I/O处理机。
（1）程序控制方式①无条件传送方式无条件传送方式是在假定外设已经准备好的情况下，直接利用输入指令（IN指令）或输出指令（OUT指令）与外设传送数据，而不去检查（查询）外设的工作状态。这种传送方式的优点是控制程序简单。但它必须是在外设已经准备好的情况下才能使用，否则传送就会出错。所以在实际应用中无条件传送方式使用较少，只用于一些较简单外设的操作，如对开关信号的输入，对LED显示器的输出等。在此情况下，外设总是准备好的，它可以无条件地随时接收CPU发来的输出数据，也能够无条件地随时向CPU提供需要输入的数据。②程序查询传送方式程序查询传送方式也称为条件传送方式。在这种方式下，利用查询方式进行输入输出，就是CPU通过执行程序查询外设的状态，判断外设是否准备好接收数据或准备好了向CPU输入的数据。这种方法简单，硬件开销小，但I/O能力不高，严重影响CPU的利用率。
（2）程序中断程序中断是指计算机执行现行程序的过程中，出现某些急需处理的异常情况和特殊请求，cpu暂时终止现行程序，而转去对随机发生的更紧迫的事件进行处理，在处理完毕后，cpu将自动返回原来的程序继续执行。在中断方式中CPU 与外设可并行工作。
（3）DMA直接内存存取DMA是指在内存与I/O设备间传送数据块的过程中，不需要CPU的任何干涉，只需要CPU在过程考试启动与过程结束时的处理，实际操作由DMA硬件直接执行完成，CPU在此传送过程中可做别的事情。在DMA方式中CPU 与外设可并行工作。
（4）通道方式通道是一种高级的I/O控制部件，它在一定的硬件基础上利用软件手段实现对I/O的控制和传送，更多地免去了CPU的介入，从而使主机和外设的并行程度更高。通道并不能完全脱离CPU，它还要受到CPU的管理，比如启动、停止等，而且通道还应该向CPU报告自己的状态，以便CPU决定下一步的处理。
（5）I/O处理机I/O处理机除了能够完成通道的全部功能外，还可以进行码制转换、数据校正和校验、故障处理等。 A

48
在高速缓存 （Cache） -主存储器构成的存储系统中，（ ）。
A 主存地址到Cache地址的变换由硬件完成，以提高速度
B 主存地址到Cache地址的变换由软件完成，以提高灵活性
C Cache 的命中率随其容量增大线性地提高
D Cache 的内容在任意时刻与主存内容完全一致

高速缓存（Cache）是随着CPU与主存之间性能见的差距不断增大而引入的，其速度比主存快得多，所存储的内容是CPU近期可能会需要的信息，是主存内容的副本，因此CPU需要访问数据和读取指令时要先访问Cache，若命中则直接访问，若不命中再去访问主存。CPU是按照访问主存的方式给出地址的，这就需要由硬件快速地将主存地址转换为Cache地址。 A

49
RISC指令系统的特点包括（ ）。
①指令数量少
②寻址方式多
③指令格式种类少
④指令长度固定
a ①②③
b ①②④
c ①③④
d ②③④

C

50-57

50
假设一个I/O系统只有一个磁盘，每秒可以接收50个I/O请求，磁盘对每个I/O请求服务的平均时间是10ms，则I/O请求队列的平均长度是（ ）个请求。
a 0
b 0.5
c 1
d 2

磁盘的I/O请求是一个随机过程，请求事件达到的时间间隔具有泊松分布的概率学特征。根据Little定律，平均队列长度=达到速率平均等待时间。其中平均等待时间=平均服务时间服务器利用率/（1-服务器利用率）
而服务器利用率=到达速率平均服务时间，所以平均队列长度=服务器利用率服务器利用率/（1-服务器利用率）
根据本题给出的相关数据，服务器利用率=1/50*0.01=0.5，因此平均队列长度等于0.5。B

51
当用户开机按下PC机电源开关对，PC机首先执行的是（ ），然后加载（/）。
a 硬盘上主引导记录
b 硬盘上分区引导记录
c 主板上的BIOS引导程序
d 软盘上的引导记录

BIOS引导程序是固化在ROM芯片上的，每当开机时自动执行BIOS引导程序。它主要执行如下任务：
•标识和配置所有的即插即用设备。如果系统有即插即用设备的BIOS，系统将搜索和测试所有安装的即插即用设备，并为它们分配DMA通道、IRQ及它们需要的其他设备。
•完成加电自检（POST）。加电自检主要检测和测试内存、端口、键盘、视频适配器、磁盘驱动器等基本设备。有一些新版本的系统还支持CD-ROM驱动器。
•对引导驱动器可引导分区定位。在CMOS中，用户可以设置系统的引导顺序，以便对引导驱动器的可引导分区重新定位。大多数系统的引导顺序是软件驱动，然后是硬件驱动，其次是CD-ROM驱动器。
•加载主引导记录及引导驱动器的分区表，执行主引导记录MBR。
主引导记录在硬盘上找到可引导分区后，将其分区引导记录装入内存，并将控制权交给分区引导记录。由分区引导记录定位根目录，再装入操作系统。 C

52
当用户开机按下PC机电源开关对，PC机首先执行的是（/），然后加载（ ）。
a 相关支撑软件，如各种设备驱动程序
b 分区引导记录、配置系统，并执行分区引导记录
c 操作系统，如Windows XP、Windows 7、UNIX等
d 主引导记录和引导驱动器的分区表，并执行主引导记录

BIOS引导程序是固化在ROM芯片上的，每当开机时自动执行BIOS引导程序。它主要执行如下任务：
•标识和配置所有的即插即用设备。如果系统有即插即用设备的BIOS，系统将搜索和测试所有安装的即插即用设备，并为它们分配DMA通道、IRQ及它们需要的其他设备。
•完成加电自检（POST）。加电自检主要检测和测试内存、端口、键盘、视频适配器、磁盘驱动器等基本设备。有一些新版本的系统还支持CD-ROM驱动器。
•对引导驱动器可引导分区定位。在CMOS中，用户可以设置系统的引导顺序，以便对引导驱动器的可引导分区重新定位。大多数系统的引导顺序是软件驱动，然后是硬件驱动，其次是CD-ROM驱动器。
•加载主引导记录及引导驱动器的分区表，执行主引导记录MBR。
主引导记录在硬盘上找到可引导分区后，将其分区引导记录装入内存，并将控制权交给分区引导记录。由分区引导记录定位根目录，再装入操作系统。 D

53
流水线技术是通过并行硬件来提高系统性能的常用方法。对于一个k段流水线，假设其各段的执行时间均相等（设为t），输入到流水线中的任务是连续的理想情况下，完成n个连续任务需要的总时间为（ ）。若某流水线浮点加法运算器分为5段，所需要的时间分别是6ns、7ns、8ns、9ns和6ns，则其最大加速比为（/）。
a nkt
b （k+n-1）t
c （n-k）kt
d（k+n+1）t

流水线技术是通过并行硬件来提高系统性能的常用方法，它把一项任务分解为若干可以同时进行的并行工作。在任一时刻，任一任务只占其中一个操作部件，这样就可以实现多项任务的重叠执行。对于一个k段流水线，假设其各段的执行时间均相等（设为t），输入到流水线中的任务是连续的理想情况下，从流水线的输出端看，用k个时钟周期输出第一项任务，其余n-1个时钟周期，每个周期输出一项任务，因此完成n个连续任务需要的总时间为（k+n-l）xt。加速比定义为顺序执行时间与流水线执行时间的比值，根据题干假设，顺序执行时间为6+7+8+9+6=36，在流水线中的执行时间为5+5-1=9，因此加速比为36/9=4。 B

54
流水线技术是通过并行硬件来提高系统性能的常用方法。对于一个k段流水线，假设其各段的执行时间均相等（设为t），输入到流水线中的任务是连续的理想情况下，完成n个连续任务需要的总时间为（/）。若某流水线浮点加法运算器分为5段，所需要的时间分别是6ns、7ns、8ns、9ns和6ns，则其最大加速比为（ ）。
a 4
b 5
c 6
d 7

流水线技术是通过并行硬件来提高系统性能的常用方法，它把一项任务分解为若干可以同时进行的并行工作。在任一时刻，任一任务只占其中一个操作部件，这样就可以实现多项任务的重叠执行。对于一个k段流水线，假设其各段的执行时间均相等（设为t），输入到流水线中的任务是连续的理想情况下，从流水线的输出端看，用k个时钟周期输出第一项任务，其余n-1个时钟周期，每个周期输出一项任务，因此完成n个连续任务需要的总时间为（k+n-l）xt。加速比定义为顺序执行时间与流水线执行时间的比值，根据题干假设，顺序执行时间为6+7+8+9+6=36，在流水线中的执行时间为5+5-1=9，因此加速比为36/9=4。 A

55
某台计算机的CPU主频为1.8GHz，如果2个时钟周期组成1个机器周期，平均3个机器周期可完成1条指令，则该计算机的指令平均执行速度为（ ） MIPS。
a 300
b 600
c 900
d 1800

计算机的CPU主频为1.8GHz，2个时钟周期组成1个机器周期，平均3个机器周期可完成1条指令，则执行一条指令需要2x3=6个时钟周期，CPU的主频为1800MHz，因此执行速度为1800/6=300MIPS。 A

56
总线规范会详细描述总线各方面的特性，其中（ ）特性规定了总线的线数，以及总线的插头、插座的形状、尺寸和信号线的排列方式等要素。总线带宽定义为总线的最大数据传输速率，即每秒传输的字节数。假设某系统总线在一个总周期中并行传输4B信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽为（/）Mbps。
a 物理
b 电气
c 功能
d 时间

总线规范会详细描述总线各方面的特性，其中物理特性规定了总线的线数，以及总线的插头、插座的形状、尺寸和信号线的排列方式等要素。总线带宽定义为总线的最大数据传输速率，即每秒传输的字节数。假设某系统总线在一个总线周期中并行传输4B信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽为 （4/2）x10=20 Mbps。 A

57
总线规范会详细描述总线各方面的特性，其中（/）特性规定了总线的线数，以及总线的插头、插座的形状、尺寸和信号线的排列方式等要素。总线带宽定义为总线的最大数据传输速率，即每秒传输的字节数。假设某系统总线在一个总周期中并行传输4B信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽为（ ）Mbps。
a 20
b 40
c 60
d 80

总线规范会详细描述总线各方面的特性，其中物理特性规定了总线的线数，以及总线的插头、插座的形状、尺寸和信号线的排列方式等要素。总线带宽定义为总线的最大数据传输速率，即每秒传输的字节数。假设某系统总线在一个总线周期中并行传输4B信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽为 （4/2）x10=20 Mbps。 A