eFPGA是什么？

eFPGA，全称为嵌入式FPGA，顾名思义是将类似于FPGA的可编程逻辑阵列“嵌入”到ASIC或SoC中。和ASIC相比，绝大多数的FPGA设计都无法达到同样的运行频率。其实，FPGA并非以高时钟频率取胜，FPGA的高性能主要是通过极高的硬件并行处理能力、深度流水线、以及高位宽总线等方式取得。

嵌入式FPGA，即eFPGA的本质也是可编程逻辑阵列，因此单就运行频率而言并不能和ASIC相比。不过，业界和学术界也在不断研究如何突破FPGA的频率限制，例如，英特尔在新一代的高端FPGA产品Stratix10中采用了HyperFlex架构，在可编程逻辑单元之间引入了多个寄存器阵列，可以将FPGA的运行速度增加1.5~2倍。

关于功耗的问题，eFPGA的功率密度通常远低于FPGA，或者ASIC与SoC上的其他IP。对于传统的FPGA而言，它主要的“功耗大户”之一是FPGA的可编程I/O部分。而eFPGA直接通过芯片上总线与ASIC的其他IP相连，直接去掉了原FPGA的I/O部分，从而将削减了大部分功耗。

关于芯片面积问题，通常来讲，FPGA的主要芯片面积一半是可编程逻辑单元，另一半则是可编程的I/O及相关电路。可编程I/O是FPGA安身立命的法宝之一，它使得FPGA可以与包括微处理器、ASIC、存储器、以及其他FPGA在内的几乎其他任何芯片或系统相互通信。这也是为什么可编程I/O部分的芯片面积为何如此之大的原因。

与FPGA相比，eFPGA不需要实现可编程的I/O部分，因为与eFPGA相互通信的ASIC IP在设计时就已固定。当去掉了可编程I/O部分之后，对于同等逻辑密度的FPGA而言，eFPGA的芯片面积会极大缩减。

关于带宽问题，对于传统FPGA设计而言，系统性能很多时候直接受到FPGA芯片的I/O引脚数量的限制。特别是对于很多通信、网络、高性能运算的应用而言，需要FPGA芯片提供大量高性能SerDes收发器以及通用I/O引脚，以便于外部系统进行数据交换和传输，而这通常受到芯片封装技术的限制。

与此相比，eFPGA没有引脚数量限制，因为它本质上就是集成在ASIC里的IP核。因此与FPGA相比，eFPGA与ASIC或SoC的通信带宽可以提升10倍以上。事实上，这也是eFPGA产生和使用的主要推动因素之一。

eFPGA不需要芯片与芯片间的连接，而是直接通过芯片上不同IP的连接进行通信，极大提升了通信带宽，并减少了通信延时。

eFPGA作为一种存在许久的设计理念，在近年逐渐重新获得人们的关注。这主要是由于eFPGA能够提供更优的系统性能与更低的芯片功耗，因此被逐渐用于5G、机器学习加速器等诸多新兴领域。

eFPGA与FPGA二者同属可编程逻辑阵列，有着共同的架构和性能特点，但又有着不同的优势和缺点。所以也可以说eFPGA是FPGA的有力补充。相信在大数据和人工智能时代，这些可编程逻辑芯片一定会有着更加广阔的应用。