FPGA
碎碎思
优秀不够，你是否无可替代
公众号：OpenFPGA
-
转载 Quartus 各版本器件支持列表
参考：http://www.ithinktech.cn/index.php?c=content&a=show&id=7862020-10-13 20:18:04
546
0
-
原创 Vivado安装过程卡在Optimize Diskspace Usage’ stage不动的解决办法
Vivado在安装过程中，所有文件安装完毕后，会长时间卡在Final Processing界面，并且提示… Optimize Diskspace Usage’ stage。 先说解决办法，就是在第一个安装界面，如下面界面： ** 选择–>Prefence ** 选择Disk Usage Settings 之后取消选择图示选择框 官方的解释如下： ...2020-03-29 20:29:233946
5
-
原创 [Common 17-69] Command failed: This design contains one or more cells for which bitstream generation
Vivado 在编译的时候会报错，完整的错误信息如下： [Common 17-69] Command failed: This design contains one or more cells for which bitstream generation is not permitted: tri_mode_ethernet_mac_i/inst/tri_mode_ethernet_mac_0...2019-12-22 20:54:492820
0
-
原创 基于FPGA的HDMI显示（二）
1.4 基于FPGA的720P HDMI显示 1.4.1 HDMI 硬件电路分析 本次设计采用了 IO 模拟的方式实现 HDMI 的功能。与采用专用 HDMI 芯片相比，此方案具有成本更低、效果不输于采用专用芯片的效果、经过测试，兼容性方面也要比专用芯片要好、最大输出图像分辨率 1080P、图像传输稳定等显著的优势。 具体硬件电路上面已经提到过了，这里简单分析一下。 ...2019-12-15 21:56:051772
5
-
原创 基于FPGA的HDMI显示（一）
1.1 HDMI简介 简介略，网上很多，这里也不过多描述。 1.2 基于FPGA的HDMI接口设计 HDMI输出接口在FPGA方面应用时，主要有两种方式：一种就是如图1 22所示的方式，采用Silion Image 公司的 SIL9134 HDMI（ DVI）编码芯片，最高支持 1080P@60Hz 输出，支持 3D 输出。 另一种方式是HDMI 接口设计全由 IO 模拟方式实现，如图1 ...2019-12-15 21:50:394421
0
-
转载 最新 Xilinx vivado IP许可申请
最新 Xilinx vivado IP许可申请 xilinx的fpga使用vivado开发，zynq系列fpga的SOC开发成为主流，加快fpga开发，也进一步提高了fpga开发的灵活性。 xilinx提供很多ip核供开发者直接使用，开发快捷方便，但很多需要购买许可，这很头疼。万事都不会做的很绝的，xilinx官网提供ip评估licence，算是试用。 今天我就以 video on screen ...2019-12-08 22:05:521396
0
-
原创 Xilinx ZYNQ开发板资料共享
ZYNQ 7010 【ZYNQ】特权老师Xilinx ZYNQ资料 【ZYNQ】黑金AX7010 ZYNQ 7015 【ZYNQ】黑金Xilinx ZYNQ资料（7015） ZYNQ 7020 【ZYNQ】黑金AX7020 【ZYNQ】米联Xilinx ZYNQ资料（7020） ZYNQ 7035 【ZYNQ】米联客Xilinx ZYNQ资料（7035） 全部是开发板满资料（有些不是最新的）。 具...2019-10-24 12:54:502683
4
-
原创 2.4 基于FPGA的UART协议实现（四）实用UART传输FPGA实现（二）
2.3.4.2 UART发送模块 发送模块的时序及相关介绍前面都已经写的很清楚了，就是将波特率模块分开，这样方便后期维护及修改，同时也为了下一节接收模块的设计做统一处理。 整个模块要实现的结构如下： 图2 47 发送模块(tx_module.v)整体结构图 首先，有一个顶层模块（tx_module.v），这个模块会包含（例化）成下面的两个子模块（bps_module....2019-10-14 22:01:12294
0
-
原创 2.4 基于FPGA的UART协议实现（四）实用UART传输FPGA实现（一）
上一节设计实现的UART只是简易的实现，没考虑诸如抖动（起始位抖动会导致数据位传输或接收错误）等问题，但是对于理解UART传输协议却很有帮助。在单片机中使用时一般串口都可以进行大量数据的传输，这得益于单片机在串口传输时会有“缓存”空间用于数据的存储，下面来看看单片机内部串口结构，如图2 43所示： 图2 43 80C51串口组成示意图 所以本节设计串口时会参考单片机内...2019-10-14 21:42:16347
0
-
原创 ‘SHIT’上最全有限状态机设计研究（二）-时钟同步状态机分析1
本系列主要针对有限状态机进行分析和设计，其中主要包括两部分：时钟同步状态机的分析和时钟同步状态机的设计，预计会有五篇文章进行展开，其中介绍一篇，分析和设计分别有两篇，每一部分都会有相应的实例。 文章目录‘SHIT’上最全有限状态机设计研究（一）-状态机介绍‘SHIT’上最全有限状态机设计研究（二）-时钟同步状态机分析1‘SHIT’上最全有限状态机设计研究（三）-时钟同步状态机分析2‘SHIT’上...2019-02-08 23:51:1510062
0
-
原创 ‘SHIT’上最全有限状态机设计研究（一）-状态机介绍
本系列主要针对有限状态机进行分析和设计，其中主要包括两部分：时钟同步状态机的分析和时钟同步状态机的设计，预计会有五篇文章进行展开，其中介绍一篇，分析和设计分别有两篇，每一部分都会有相应的实例。 文章目录‘SHIT’上最全有限状态机设计研究（一）-状态机介绍‘SHIT’上最全有限状态机设计研究（二）-时钟同步状态机分析1‘SHIT’上最全有限状态机设计研究（三）-时钟同步状态机分析2‘SHIT’上...2019-02-08 23:49:4310401
0
-
原创 ‘SHIT’上最全有限状态机设计研究（三）-时钟同步状态机分析2
本系列主要针对有限状态机进行分析和设计，其中主要包括两部分：时钟同步状态机的分析和时钟同步状态机的设计，预计会有五篇文章进行展开，其中介绍一篇，分析和设计分别有两篇，每一部分都会有相应的实例。 文章目录‘SHIT’上最全有限状态机设计研究（一）-状态机介绍‘SHIT’上最全有限状态机设计研究（二）-时钟同步状态机分析1‘SHIT’上最全有限状态机设计研究（三）-时钟同步状态机分析2‘SHIT’上...2019-02-08 23:52:058614
0
-
转载 FPGA 的功耗概念与低功耗设计研究
文章转自（点击链接可以查看高清原文，失效请留言）： 韩雪, 郭文成. FPGA的功耗概念与低功耗设计研究[J]. 单片机与嵌入式系统应用, 2010, 10(3):9-11. 深度解析FPGA的功耗 @[TOC] 随着半导体工艺的飞速发展和芯片工作频率的提高 ,芯片的功耗迅速增加 ,而功耗增加又导致芯片发热量的增大和可靠性的下降 。因此 ,功耗已经成为深亚微米集成电路设计中的一个重要考虑因...2018-12-25 10:00:144865
0
-
转载 傅里叶变换-通彻理解
来源：https://zhuanlan.zhihu.com/p/19763358?columnSlug=wille 作 者：韩 昊 知 乎：Heinrich 微 博：@花生油工人 知乎专栏：与时间无关的故事 谨以此文献给大连海事大学的吴楠老师，柳晓鸣老师，王新年老师以及张晶泊老师。 转载的同学请保留上面这句话，谢谢。如果还能保留文章来源就更感激不尽了。 文章目录要让读者在不...2018-12-18 17:56:196147
0
-
原创 FPGA[视频+文档+例程]170G相关资料放送(持续更新)
【资料放送】【FPGA】《视频+文档+例程》170G资料放送 包括： 视频+文档+例程：《黑金开发板资料》18G 视频：《至芯FPGA培训课程》8G 文档+例程：《FPGA文档资料》1G 视频+文档+例程：《Cyclone V-SoC》33G 视频+文档+例程：《XILINX ZYNQ》50G 视频：《点拨FPGA视频》5G 视频+文档+例程：《特权同学倾情奉献海量F...2018-12-09 18:50:1814983
48
-
原创 FIR数字滤波器的FPGA实现(二)-串行FIR滤波器设计(2)
(二)FIR数字滤波器的FPGA实现-串行FIR滤波器设计 文章目录(二)FIR数字滤波器的FPGA实现-串行FIR滤波器设计0 串行FIR滤波器基本原理1 基于移位寄存器的串行 FIR 滤波器1.1 基本理论1.2 设计实现 对于FIR滤波器主要涉及到滤波器的设计和滤波器的实现，设计和实现的区别如下图所示： 实现是 forward problem，设计是 inverse prob...2018-12-03 17:56:511535
0
-
转载 组合逻辑设计中的毛刺现象
来源：EETOP BLOG 和所有的数字电路一样，毛刺也是FPGA电路中的棘手问题，它的出现会影响电路工作的稳定性，可靠性，严重时会导致整个数字系统的误动作和逻辑紊乱。 信号在FPGA器件中通过逻辑单元连线时，一定存在延时。延时的大小不仅和连线的长短和逻辑单元的数目有关，而且也和器件的制造工艺、工作电压、温度等有关。 另外，信号的高低电平转换也需要一定的过渡时间，由于存在这两方面的...2018-12-02 20:45:125004
0
-
原创 FIR数字滤波器的FPGA实现(三)-并行FIR滤波器设计
(三)FIR数字滤波器的FPGA实现-并行FIR滤波器设计 文章目录(三)FIR数字滤波器的FPGA实现-并行FIR滤波器设计1 FIR滤波器基本原理 对于FIR滤波器主要涉及到滤波器的设计和滤波器的实现，设计和实现的区别如下图所示： 实现是 forward problem，设计是 inverse problem What are inverse...2018-11-26 17:42:073461
2
-
原创 Xilinx 7系列FPGA概览
Xilinx 7系列FPGA概览 文章目录Xilinx 7系列FPGA概览1.Xilinx的四个工艺级别2.Virtex、Kintex、Artix和Spartan3.7系列特点4.7系列命名规则5.7系列资源概括 2015年11月，Xilinx推出Spartan®-7 FPGA系列，新一代产品开始更新，之前两篇文章： FPGA 主流芯片选型指导和命名规则（一） FPGA 主流芯片选型...2018-11-15 10:29:3616435
2
-
转载 Testbench编写指南（1）基本组成与示例
Testbench编写指南（1）基本组成与示例 文章转自：https://blog.csdn.net/FPGADesigner/article/details/82021647 文章目录Testbench编写指南（1）基本组成与示例生成时钟信号生成测试激励显示结果简单示例设计规则 对于小型设计来说，最好的测试方式便是使用TestBench和HDL仿真器来验证其正确性。一般TestBench...2018-11-21 20:11:376483
1
-
转载 Testbench编写指南（2）文件的读写操作
Testbench编写指南（2）文件的读写操作 文章转自：https://blog.csdn.net/FPGADesigner/article/details/80470972 文章目录Testbench编写指南（2）文件的读写操作读取txt文件数据将数据写入txt文件 第2篇的题材是文件的读写控制，仿真时经常需要从文件中读取测试激励，还要将仿真结果存取在文件中供其它程序读取调用。 读取...2018-11-21 20:17:197400
0
-
转载 Testbench编写指南（3）模块化工程的仿真方法
Testbench编写指南（3）模块化工程的仿真方法 文章转自：https://blog.csdn.net/FPGADesigner/article/details/80816066 文章目录Testbench编写指南（3）模块化工程的仿真方法仿真第1个子模块加入第N个子模块多模块联合仿真1. 第一种方法2. 第二种方法使用Quartus+ModelSim 第3篇的题材是模块化工程的仿真方...2018-11-21 20:25:499183
0
-
转载 Testbench编写指南（4）自动化验证方法
Testbench编写指南（4）自动化验证方法 文章转自：https://blog.csdn.net/FPGADesigner/article/details/82023527 文章目录Testbench编写指南（4）自动化验证方法 自动化验证testbench结果可以减少人工检查的时间和可能犯的失误，尤其对于比较大的设计。目前普遍使用三种自动化testbench验证方法： 数据库比较...2018-11-21 20:29:429557
0
-
原创 FIR数字滤波器的FPGA实现(一)-FIR滤波器基本原理
(一)FIR数字滤波器的FPGA实现-FIR滤波器基本原理 文章目录(一)FIR数字滤波器的FPGA实现-FIR滤波器基本原理1 FIR滤波器基本原理 对于FIR滤波器主要涉及到滤波器的设计和滤波器的实现，设计和实现的区别如下图所示： 实现是 forward problem，设计是 inverse problem What are inverse...2018-11-26 17:40:0015835
3
-
原创 FIR数字滤波器的FPGA实现(二)-串行FIR滤波器设计(1)
(二)FIR数字滤波器的FPGA实现-FIR滤波器基本原理 文章目录(二)FIR数字滤波器的FPGA实现-FIR滤波器基本原理1 FIR滤波器基本原理 对于FIR滤波器主要涉及到滤波器的设计和滤波器的实现，设计和实现的区别如下图所示： 实现是 forward problem，设计是 inverse problem What are inverse...2018-11-26 17:41:083622
0
-
原创 ‘SHIT’上最全有限状态机设计研究（四）-时钟同步状态机设计1
本系列主要针对有限状态机进行分析和设计，其中主要包括两部分：时钟同步状态机的分析和时钟同步状态机的设计，预计会有五篇文章进行展开，其中介绍一篇，分析和设计分别有两篇，每一部分都会有相应的实例。 文章目录‘SHIT’上最全有限状态机设计研究（一）-状态机介绍‘SHIT’上最全有限状态机设计研究（二）-时钟同步状态机分析1‘SHIT’上最全有限状态机设计研究（三）-时钟同步状态机分析2‘SHIT’上...2019-02-08 23:53:498470
0
-
原创 ‘SHIT’上最全有限状态机设计研究（五）-时钟同步状态机设计2
本系列主要针对有限状态机进行分析和设计，其中主要包括两部分：时钟同步状态机的分析和时钟同步状态机的设计，预计会有五篇文章进行展开，其中介绍一篇，分析和设计分别有两篇，每一部分都会有相应的实例。 文章目录‘SHIT’上最全有限状态机设计研究（一）-状态机介绍‘SHIT’上最全有限状态机设计研究（二）-时钟同步状态机分析1‘SHIT’上最全有限状态机设计研究（三）-时钟同步状态机分析2‘SHIT’上...2019-02-08 23:54:316540
0
-
原创 ‘SHIT’上最全有限状态机设计研究（终结篇）--雷鸟车尾灯-用状态图设计状态机
本系列主要针对有限状态机进行分析和设计，其中主要包括两部分：时钟同步状态机的分析和时钟同步状态机的设计，预计会有五篇文章进行展开，其中介绍一篇，分析和设计分别有两篇，每一部分都会有相应的实例。 文章目录‘SHIT’上最全有限状态机设计研究（一）-状态机介绍‘SHIT’上最全有限状态机设计研究（二）-时钟同步状态机分析1‘SHIT’上最全有限状态机设计研究（三）-时钟同步状态机分析2‘SHIT’上...2019-02-08 23:55:056534
0
-
原创 2.3 基于FPGA的UART协议实现（二）UART传输时序分析
2.3.2 UART传输时序分析 串口传输数据都是一帧数据 11 位，参考 https://blog.csdn.net/Pieces_thinking/article/details/99234401中的串口时序。 图2 33 串口时序 表2 7 串口时序说明表 在串口的总线上“高电平”是默认的状态，当一帧数据的开...2019-08-11 22:22:39391
1
-
原创 2.3 基于FPGA的UART协议实现（一）串口信号定义和接线方法-5针串口-9针串口-全功能串口
通用异步收发传输器（Universal Asynchronous Receiver/Transmitter)，通常称作UART。它将要传输的资料在串行通信与并行通信之间加以转换。作为把并行输入信号转成串行输出信号的芯片，UART通常被集成于其他通讯接口的连结上 2.3.1 串口信号定义和接线方法-5针串口-9针串口-全功能串口 1.串口、并口接口定义 并行口与串行口的区别是交换信息的...2019-08-11 21:58:04911
0
-
原创 2.3 基于FPGA的UART协议实现（三）简单UART传输FPGA实现
2.3.3 简单UART传输FPGA实现 图2 34 FPGA发送一帧串口数据（考虑波特率） 如果图2 34考虑 115200 的波特率，结果如图2 34所示，每一位数据都保持 434 个时钟，为此 Verilog 可以这样表示，如代码2 11所示： 代码2 11 1. reg [10:0]D1; 2. reg [8...2019-08-18 21:31:53704
0
-
原创 2.2 SPI协议的FPGA实现（二）SPI协议的FPGA实现
下面我将以模式0为例用Verilog编写SPI通信的代码。编写SPI通信的Verilog代码并利用ModelSim进行时序仿真 Verilog编写的SPI模块除了进行SPI通信的四根线以外还要包括一些时钟、复位、使能、并行的输入输出以及完成标志位。其框图如下所示： 图 2 29 SPI协议建模框图 其中： I_clk是系统时钟； I_rst_n是系统复位； I_t...2019-08-04 21:47:491693
2
-
原创 2.2 SPI协议的FPGA实现（一）SPI总线规范简介
2.2.1 SPI总线规范简介 SPI（Serial Peripheral Interface，串行外围设备接口），是Motorola公司提出的一种同步串行接口技术，是一种高速、全双工、同步通信总线，在芯片中只占用四根管脚用来控制及数据传输，广泛用于EEPROM、Flash、RTC（实时时钟）、ADC（数模转换器）、DSP（数字信号处理器）以及数字信号解码器上。SPI通信的速度很容易达到好几兆...2019-08-04 21:22:10829
0
-
原创 FPGA和外围接口-第一章 爱上FPGA(1.7 爱上FPGA从流水灯开始)
爱上FPGA从流水灯开始 流水灯可能大部分文章都有介绍，但是本节主要目的是看下两家FPGA的EDA工具的使用流程及建立一个清爽的文件目录。 Intel FPGA流水灯 本次建立的目录只是本人习惯这样建立工程目录，方便后期维护，肯定不局限于这一种，大家可以根据自己的习惯维护一种工程目录。 在进行流水灯工程实验建立前，需要先了解Quartus II工程目录下常见的后缀名及含义。 ...2019-07-21 22:51:18301
0
-
原创 FPGA和外围接口-第一章 爱上FPGA(1.8 FPGA和数码管)
FPGA和数码管 1.1.1 数码管基础知识 数码管由8个发光二极管(以下简称字段)构成，通过不同的组合可显示数字0～9、字符A～F、H、L、P、R、U、Y、符号“”及小数点“”。数码管的外型结构如图所示。数码管又分为共阴极和共阳极两种结构，分别如图所示。 图1‑94共阴极和共阳极数码管 （a）共阴极（b）共阳极 共阳...2019-07-21 22:41:14507
0
-
原创 2.1 IIC协议的FPGA实现（二）IIC协议的FPGA实现
2.1 IIC协议的FPGA实现 2.1.2 IIC协议的FPGA实现 图2 13 IIC模块的建模图 图2 13是 IIC 储存模块的建模图，左边是顶层信号，右边则是沟通用的问答信号，写入地址 iAddr，写入数据 iData，还有读出数据 oData。 Call/Done 有两位，即表示该模块有读功能还有些功能。具体内容，我们还是来看代码吧： ...2019-07-29 21:32:58550
0
-
原创 2.1 IIC协议的FPGA实现（一）IIC 总线规范简介
2.1 IIC协议的FPGA实现 2.1.1 IIC 总线规范简介 1) IIC 总线特性介绍 在现代电子产品开发过程中，为了简化系统，提高系统的可靠性，缩短产品开发周期，增加硬件构成的灵活性，推出了一种高效、可靠、方便的 IIC串行总线。二线制的 IIC 串行总线使得各电路单元之间只需要简单的两线连接，总线接口都集成在器件中，可实现电路系统的模块化、标准化设计。在 IIC 总线上，各单元电路...2019-07-29 21:09:11622
1
-
原创 FPGA和外围接口-第一章 爱上FPGA(1.4 FPGA开源网站和论坛))
FPGA开源网站和论坛 1.1.1 25个FPGA开源网站 1.OPENCORES.ORG 网站地址：：http://www.opencores.org 图1‑31 OPENCORES.ORG网站截图 这里提供非常多，非常好的FPGA内核。 进入后，选择project或者由http//www.opencores.org/browse.cgi/by_category进入。 网站介绍： Open...2019-07-15 22:11:10565
0
-
原创 FPGA和外围接口-第一章 爱上FPGA(1.3.1 Xilinx FPGA主流芯片选型))
1.3.1 XilinxFPGA主流芯片选型 在采用FPGA电路设计中，首先要进行芯片选型。而芯片选型都是根据你的设计需求来找器件，不确定需求的话就无从谈起选型。需求可能涉及以下几个方面： 1.时钟速度（逻辑时钟、IO时钟等），不同Family能达到的速度不同； 2.时钟数量，不同Family的时钟资源不同（PLL、DCM等）； 3.IO数目和支持的电平标准； 4.板上封装(焊接...2019-06-11 16:29:16811
1
-
原创 FPGA和外围接口-第一章 爱上FPGA(1.1、1.2)
PS：阅读过程中，有什么问题或者建议可以在微信公众号：OpenFPGA 后台留言，一定悉心听取各位前辈和大佬的建议。 1.1 FPGA简介 什么是 FPGA ? FPGA是FieldProgrammable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既...2019-06-10 20:46:173455
2