【FPGA实验】基于DE2-115平台的VGA显示

于 2024-05-26 21:50:19 发布
阅读量663 收藏 7
点赞数 23
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/2301_79795551/article/details/139221036
版权

一、VGA介绍
VGA（Video Graphics Array）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针，分成3排，每排5个孔，显卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口。它传输红、绿、蓝模拟信号以及同步信号(水平和垂直信号)。

VGA接口是一种D型接口，上面共有15针孔，分成三排，每排五个。 其中，除了2根NC（Not Connect)信号、3根显示数据总线和5个GND信号，比较重要的是3根RGB彩色分量信号和2根扫描同步信号HSYNC和VSYNC针。VGA接口中彩色分量采用RS343电平标准。RS343电平标准的峰值电压为1V。VGA接口是显卡上应用最为广泛的接口类型，多数的显卡都带有此种接口。有些不带VGA接口而带有DVI(Digital Visual Interface数字视频接口）接口的显卡，也可以通过一个简单的转接头将DVI接口转成VGA接口，通常没有VGA接口的显卡会附赠这样的转接头。
管脚定义：

VGA显示原理：


VGA通过引脚的模拟电压(0V-0.714V)显示红绿蓝三种颜色，不同的电压值对应不同的颜色。
VGA驱动显示器用的是扫描的方式，一般是逐行扫描。
逐行扫描是扫描从屏幕左上角一点开始，从左像右逐点扫描，每扫描完一行,电子束回到屏幕的左边下一行的起始位置，在这期间，CRT对电子束进行消隐，每行结束时，用行同步信号进行同步；
当扫描完所有的行，形成一帧后，用场同步信号进行场同步，并使扫描回到屏幕左上方，同时进行场消隐,开始下一帧。

FPGA芯片驱动VGA显示，需要先产生模拟信号，这就要借助数模转换器D/A，利用D/A产生模拟信号，输出至VGA的RED、GREEN、BLUE基色数据线。另一种方法是利用电阻网络分流模拟D/A实现的。
具体颜色对应的电压值：

VGA时序解析：


二.VGA显示字符
该部分使用了EP4CE115F29C7
这里使用到了汉子点阵，之前学习过OLED的汉字显示，这里会用到同样的汉字点阵提取
参考链接https://zhuanlan.zhihu.com/p/165905962

    char_line00=302'h0000000000000000000000000000000000000000000000000000000003C0000FFCFFFFFC,  //第2行
    char_line01=302'h0000000000000000000000000000000000000000000000000000000003C0000FFCFFFFFC,  //第3行
    char_line02=302'h000000000000000000000000000000000000000000000000000000FFFFC3FF00FC003F00,  //第4行
    char_line03=302'h000000000000000000000000000000000000000000000000000000FFFFC3FF00FC003F00,  //第5行
    char_line04=302'h000000000000000000000000000000000000000000000000000000FFFFC3CF0FFFFFFFFF,  //第6行
    char_line05=302'h000000000000000000000000000000000000000000000000000000FFFFC3CF0FFFFFFFFF,  //第7行
    char_line06=302'hFFC03FF0003C03FFC3FFCFFFFFCFFC03FFC3FFC03FF00FFC003FC0FFFC3FF00FFC3FF00,
     char_line07=302'hFFC03FF0003C03FFC3FFCFFFFFCFFC03FFC3FFC03FF00FFC003FC0FFFC3FF00FFC3FF00,
     char_line08=302'hFFCFFF0FCFFC3C0FC3FFFFFF0FCFFC03FFC3FFC3FF0FFFCFF3FFC00FFC3FC0FFCFFFFFC,
     char_line09=302'hFFCFFF0FCFFC3C0FC3FFFFFF0FCFFC03FFC3FFC3FF0FFFCFF3FFC00FFC3FC0FFCFFFFFC,
     char_line0a=302'hFFC0FFFCFC03C3FF0FFFC3FC0F0FFCFFFF00FFC3FFFCFFFCFF00FCFFFFFFFC00FCFFC0FF,
     char_line0b=302'hFFC0FFFCFC03C3FF0FFFC3FC0F0FFCFFFF00FFC3FFFCFFFCFF00FCFFFFFFFC00FCFFC0FF,
     char_line0c=302'hFFC03F30FCFFC3FF0FFFC3C00F0FFCFFFF00FFC3C0F0FC3CFF3FFCFFC3C0000FFFFFFFFF,
     char_line0d=302'hFFC03F30FCFFC3FF0FFFC3C00F0FFCFFFF00FFC3C0F0FC3CFF3FFCFFC3C0000FFFFFFFFF,
     char_line0e=302'hFFFC000F30FFC3FF0FFFC3C3FF0FFCFFFFFCFFC3C00F3003CC3FFCF0FFFFFFFF0000000F,
     char_line0f=302'hFFFC000F30FFC3FF0FFFC3C3FF0FFCFFFFFCFFC3C00F3003CC3FFCF0FFFFFFFF0000000F,
     char_line10=302'hFFC3C3FF00FFC3C0FFFFC3C3FF0FFCFFFF0FFFC3C3FF00FFC03FFCF303FF0000FFFFFF00,
     char_line11=302'hFFC3C3FF00FFC3C0FFFFC3C3FF0FFCFFFF0FFFC3C3FF00FFC03FFCF303FF0000FFFFFF00,
     char_line12=302'hF3C3C00F00FFC03FFFFFC3C3FF0FFCFFCF0FFFC3C00F0003C03FFCFFFFC3FC00FC003FFC,
     char_line13=302'hF3C3C00F00FFC03FFFFFC3C3FF0FFCFFCF0FFFC3C00F0003C03FFCFFFFC3FC00FC003FFC,
     char_line14=302'hFFC3C000FCFFC3FF0FFFC3C3FF0FFCFFFF0FFFC3C000FC00FF3FFCFFFFC3FC00FCFF3FFC,
     char_line15=302'hFFC3C000FCFFC3FF0FFFC3C3FF0FFCFFFF0FFFC3C000FC00FF3FFCFFFFC3FC00FCFF3FFC,
     char_line16=302'hFFC3FFFCFCFFC0000FFFC3C3FF0FFCFFFF0FFFC3FFFCFFFCFF3FFC3FFFC3FF00FCFF3FFC,
     char_line17=302'hFFC3FFFCFCFFC0000FFFC3C3FF0FFCFFFF0FFFC3FFFCFFFCFF3FFC3FFFC3FF00FCFF3FFC,
    char_line18=302'h3FC3FFF0FC03C03FFC3FFC03FF00FFC03F0F3FFC3FF0FFFCFF00FC3FFFC3CF00FCFC3FFC,
    char_line19=302'h3FC3FFF0FC03C03FFC3FFC03FF00FFC03F0F3FFC3FF0FFFCFF00FC3FFFC3CF00FCFC3FFC,
    char_line1a=302'h3FFC03FF00FFFF3FFC3FFC03FF00FFC03FFC3FFC03FF00FFC03FFF0FFFFFCF00003FFF00,
    char_line1b=302'h3FFC03FF00FFFF3FFC3FFC03FF00FFC03FFC3FFC03FF00FFC03FFF0FFFFFCF00003FFF00,
    char_line1c=302'h3FFCF3FF3CFFFC3FFC3FFC03FF00FFC03FFF3FFC3FFF3CFFCC3FF0FFC3FF00FCFFCC3FFC,
    char_line1d=302'h3FFCF3FF3CFFFC3FFC3FFC03FF00FFC03FFF3FFC3FFF3CFFCC3FF0FFC3FF00FCFFCC3FFC,
    char_line1e=302'h0000000000000000000000000000000000000000000000000000003FC3C0000FFFC000FC,
    char_line1f=302'h0000000000000000000000000000000000000000000000000000003FC3C0000FFFC000FC;

3.VGA显示字符
通过汉字点阵提取软件提取文字代码

其他字符同理
代码实现：

module VGA_test(
OSC_50,     //原CLK2_50时钟信号
VGA_CLK,    //VGA自时钟
VGA_HS,     //行同步信号
VGA_VS,     //场同步信号
VGA_BLANK,  //复合空白信号控制信号  当BLANK为低电平时模拟视频输出消隐电平，此时从R9~R0,G9~G0,B9~B0输入的所有数据被忽略
VGA_SYNC,   //符合同步控制信号      行时序和场时序都要产生同步脉冲
VGA_R,      //VGA绿色
VGA_B,      //VGA蓝色
VGA_G);     //VGA绿色
 input OSC_50;     //外部时钟信号CLK2_50
 output VGA_CLK,VGA_HS,VGA_VS,VGA_BLANK,VGA_SYNC;
 output [7:0] VGA_R,VGA_B,VGA_G;
 parameter H_FRONT = 16;     //行同步前沿信号周期长
 parameter H_SYNC = 96;      //行同步信号周期长
 parameter H_BACK = 48;      //行同步后沿信号周期长
 parameter H_ACT = 640;      //行显示周期长
 parameter H_BLANK = H_FRONT+H_SYNC+H_BACK;        //行空白信号总周期长
 parameter H_TOTAL = H_FRONT+H_SYNC+H_BACK+H_ACT;  //行总周期长耗时
 parameter V_FRONT = 11;     //场同步前沿信号周期长
 parameter V_SYNC = 2;       //场同步信号周期长
 parameter V_BACK = 31;      //场同步后沿信号周期长
 parameter V_ACT = 480;      //场显示周期长
 parameter V_BLANK = V_FRONT+V_SYNC+V_BACK;        //场空白信号总周期长
 parameter V_TOTAL = V_FRONT+V_SYNC+V_BACK+V_ACT;  //场总周期长耗时
 reg [10:0] H_Cont;        //行周期计数器
 reg [10:0] V_Cont;        //场周期计数器
 wire [7:0] VGA_R;         //VGA红色控制线
 wire [7:0] VGA_G;         //VGA绿色控制线
 wire [7:0] VGA_B;         //VGA蓝色控制线
 reg VGA_HS;
 reg VGA_VS;
 reg [10:0] X;             //当前行第几个像素点
 reg [10:0] Y;             //当前场第几行
 reg CLK_25;
 always@(posedge OSC_50)
    begin 
      CLK_25=~CLK_25;         //时钟
    end 
    assign VGA_SYNC = 1'b0;   //同步信号低电平
    assign VGA_BLANK = ~((H_Cont<H_BLANK)||(V_Cont<V_BLANK));  //当行计数器小于行空白总长或场计数器小于场空白总长时，空白信号低电平
    assign VGA_CLK = ~CLK_to_DAC;  //VGA时钟等于CLK_25取反
    assign CLK_to_DAC = CLK_25;
 always@(posedge CLK_to_DAC)
    begin
        if(H_Cont<H_TOTAL)           //如果行计数器小于行总时长
            H_Cont<=H_Cont+1'b1;      //行计数器+1
        else H_Cont<=0;              //否则行计数器清零
        if(H_Cont==H_FRONT-1)        //如果行计数器等于行前沿空白时间-1
            VGA_HS<=1'b0;             //行同步信号置0
        if(H_Cont==H_FRONT+H_SYNC-1) //如果行计数器等于行前沿+行同步-1
            VGA_HS<=1'b1;             //行同步信号置1
        if(H_Cont>=H_BLANK)          //如果行计数器大于等于行空白总时长
            X<=H_Cont-H_BLANK;        //X等于行计数器-行空白总时长   （X为当前行第几个像素点）
        else X<=0;                   //否则X为0
    end
 always@(posedge VGA_HS)
    begin
        if(V_Cont<V_TOTAL)           //如果场计数器小于行总时长
            V_Cont<=V_Cont+1'b1;      //场计数器+1
        else V_Cont<=0;              //否则场计数器清零
        if(V_Cont==V_FRONT-1)       //如果场计数器等于场前沿空白时间-1
            VGA_VS<=1'b0;             //场同步信号置0
        if(V_Cont==V_FRONT+V_SYNC-1) //如果场计数器等于行前沿+场同步-1
            VGA_VS<=1'b1;             //场同步信号置1
        if(V_Cont>=V_BLANK)          //如果场计数器大于等于场空白总时长
            Y<=V_Cont-V_BLANK;        //Y等于场计数器-场空白总时长    （Y为当前场第几行）  
        else Y<=0;                   //否则Y为0
    end
    reg valid_yr;
 always@(posedge CLK_to_DAC)
    if(V_Cont == 10'd32)         //场计数器=32时
        valid_yr<=1'b1;           //行输入激活
    else if(V_Cont==10'd512)     //场计数器=512时
        valid_yr<=1'b0;           //行输入冻结
    wire valid_y=valid_yr;       //连线   
    reg valid_r;            
 always@(posedge CLK_to_DAC)   
    if((H_Cont == 10'd32)&&valid_y)     //行计数器=32时
        valid_r<=1'b1;                   //像素输入激活
    else if((H_Cont==10'd512)&&valid_y) //行计数器=512时 
        valid_r<=1'b0;                   //像素输入冻结
    wire valid = valid_r;               //连线
    wire[10:0] x_dis;     //像素显示控制信号
    wire[10:0] y_dis;     //行显示控制信号
    assign x_dis=X;       //连线X
    assign y_dis=Y;       //连线Y
        parameter

    char_line00=240'h010010400000000000000000000000000000000000000000000000000000,
    char_line01=240'h010010400000000000000000000000000000000000000000000000000000,
    char_line02=240'h7FFCFE780000000000000000000000000000000000000000000000000000,
    char_line03=240'h03801088000007F00FE000800FE007E01FFC07E007F007E00FE000800080,
    char_line04=240'h05407C100000081830180780301818183008181808181818301807800780,
    char_line05=240'h092011FC0000100038180180300C381C2010381C1000381C381801800180,
    char_line06=240'h3118FE240000300000180180700C300C0020300C3000300C001801800180,
    char_line07=240'hC10600247FFE37F000600180301C300C0040300C37F0300C006001800180,
    char_line08=240'h0FE07DFE0000380C01F00180382C300C0080300C380C300C01F001800180,
    char_line09=240'h004044240000300C001801800FCC300C0180300C300C300C001801800180,
    char_line0a=240'h00807C240000300C000C0180001C300C0300300C300C300C000C01800180,
    char_line0b=240'hFFFE45FC0000300C380C01800018381803003818300C3818380C01800180,
    char_line0c=240'h01007C24000018183018018038301C1003801C1018181C10301801800180,
    char_line0d=240'h01004420000007E00FE00FF80FC007E0030007E007E007E00FE00FF80FF8,
    char_line0e=240'h050054A00000000000000000000000000000000000000000000000000000,
    char_line0f=240'h020048400000000000000000000000000000000000000000000000000000;

    reg[7:0] char_bit;
    always@(posedge CLK_to_DAC)
        if(X==10'd180)char_bit<=9'd240;   //当显示到144像素时准备开始输出图像数据
        else if(X>10'd180&&X<10'd420)     //左边距屏幕144像素到416像素时    416=144+272（图像宽度）
            char_bit<=char_bit-1'b1;       //倒着输出图像信息
            
    reg[29:0] vga_rgb;                //定义颜色缓存
    always@(posedge CLK_to_DAC) 
        if(X>10'd180&&X<10'd420)    //X控制图像的横向显示边界：左边距屏幕左边144像素  右边界距屏幕左边界416像素
            begin case(Y)            //Y控制图像的纵向显示边界：从距离屏幕顶部160像素开始显示第一行数据
                10'd200:
                if(char_line00[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;  //如果该行有数据 则颜色为红色
                else vga_rgb<=30'b0000000000_0000000000_0000000000;                      //否则为黑色
                10'd201:
                if(char_line01[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd202:
                if(char_line02[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd203:
                if(char_line03[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd204:
                if(char_line04[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000; 
                10'd205:
                if(char_line05[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd206:
                if(char_line06[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000; 
                10'd207:
                if(char_line07[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd208:
                if(char_line08[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000; 
                10'd209:
                if(char_line09[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd210:
                if(char_line0a[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd211:
                if(char_line0b[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd212:
                if(char_line0c[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd213:
                if(char_line0d[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd214:
                if(char_line0e[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                10'd215:
                if(char_line0f[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
                else vga_rgb<=30'b0000000000_0000000000_0000000000;
                default:vga_rgb<=30'h0000000000;   //默认颜色黑色
            endcase 
        end
    else vga_rgb<=30'h000000000;             //否则黑色
    assign VGA_R=vga_rgb[23:16];
    assign VGA_G=vga_rgb[15:8];
    assign VGA_B=vga_rgb[7:0];
endmodule


2.VGA显示彩色条纹
module VGA_colorbar_test(
OSC_50,     //原CLK2_50时钟信号
VGA_CLK,    //VGA自时钟
VGA_HS,     //行同步信号
VGA_VS,     //场同步信号
VGA_BLANK,  //复合空白信号控制信号  当BLANK为低电平时模拟视频输出消隐电平，此时从R9~R0,G9~G0,B9~B0输入的所有数据被忽略
VGA_SYNC,   //符合同步控制信号      行时序和场时序都要产生同步脉冲
VGA_R,      //VGA绿色
VGA_B,      //VGA蓝色
VGA_G);     //VGA绿色
 input OSC_50;     //外部时钟信号CLK2_50
 output VGA_CLK,VGA_HS,VGA_VS,VGA_BLANK,VGA_SYNC;
 output [7:0] VGA_R,VGA_B,VGA_G;
 parameter H_FRONT = 16;     //行同步前沿信号周期长
 parameter H_SYNC = 96;      //行同步信号周期长
 parameter H_BACK = 48;      //行同步后沿信号周期长
 parameter H_ACT = 640;      //行显示周期长
 parameter H_BLANK = H_FRONT+H_SYNC+H_BACK;        //行空白信号总周期长
 parameter H_TOTAL = H_FRONT+H_SYNC+H_BACK+H_ACT;  //行总周期长耗时
 parameter V_FRONT = 11;     //场同步前沿信号周期长
 parameter V_SYNC = 2;       //场同步信号周期长
 parameter V_BACK = 31;      //场同步后沿信号周期长
 parameter V_ACT = 480;      //场显示周期长
 parameter V_BLANK = V_FRONT+V_SYNC+V_BACK;        //场空白信号总周期长
 parameter V_TOTAL = V_FRONT+V_SYNC+V_BACK+V_ACT;  //场总周期长耗时
 reg [10:0] H_Cont;        //行周期计数器
 reg [10:0] V_Cont;        //场周期计数器
 wire [7:0] VGA_R;         //VGA红色控制线
 wire [7:0] VGA_G;         //VGA绿色控制线
 wire [7:0] VGA_B;         //VGA蓝色控制线
 reg VGA_HS;
 reg VGA_VS;
 reg [10:0] X;             //当前行第几个像素点
 reg [10:0] Y;             //当前场第几行
 reg CLK_25;
 always@(posedge OSC_50)begin 
      CLK_25=~CLK_25;         //时钟
 end 

 assign VGA_SYNC = 1'b0;   //同步信号低电平
 assign VGA_BLANK = ~((H_Cont<H_BLANK)||(V_Cont<V_BLANK));  //当行计数器小于行空白总长或场计数器小于场空白总长时，空白信号低电平
 assign VGA_CLK = ~CLK_to_DAC;  //VGA时钟等于CLK_25取反
 assign CLK_to_DAC = CLK_25;

 always@(posedge CLK_to_DAC)begin
        if(H_Cont<H_TOTAL)           //如果行计数器小于行总时长
            H_Cont<=H_Cont+1'b1;      //行计数器+1
        else H_Cont<=0;              //否则行计数器清零
        if(H_Cont==H_FRONT-1)        //如果行计数器等于行前沿空白时间-1
            VGA_HS<=1'b0;             //行同步信号置0
        if(H_Cont==H_FRONT+H_SYNC-1) //如果行计数器等于行前沿+行同步-1
            VGA_HS<=1'b1;             //行同步信号置1
        if(H_Cont>=H_BLANK)          //如果行计数器大于等于行空白总时长
            X<=H_Cont-H_BLANK;        //X等于行计数器-行空白总时长   （X为当前行第几个像素点）
        else X<=0;                   //否则X为0
end

 always@(posedge VGA_HS)begin
        if(V_Cont<V_TOTAL)           //如果场计数器小于行总时长
            V_Cont<=V_Cont+1'b1;      //场计数器+1
        else V_Cont<=0;              //否则场计数器清零
        if(V_Cont==V_FRONT-1)       //如果场计数器等于场前沿空白时间-1
            VGA_VS<=1'b0;             //场同步信号置0
        if(V_Cont==V_FRONT+V_SYNC-1) //如果场计数器等于行前沿+场同步-1
            VGA_VS<=1'b1;             //场同步信号置1
        if(V_Cont>=V_BLANK)          //如果场计数器大于等于场空白总时长
            Y<=V_Cont-V_BLANK;        //Y等于场计数器-场空白总时长    （Y为当前场第几行）  
        else Y<=0;                   //否则Y为0
end

 reg valid_yr;

 always@(posedge CLK_to_DAC)begin
    if(V_Cont == 10'd32)         //场计数器=32时
        valid_yr<=1'b1;           //行输入激活
    else if(V_Cont==10'd512)     //场计数器=512时
        valid_yr<=1'b0;           //行输入冻结
 end

 wire valid_y=valid_yr;       //连线   
 reg valid_r;     

 always@(posedge CLK_to_DAC)begin
    if((H_Cont == 10'd32)&&valid_y)     //行计数器=32时
        valid_r<=1'b1;                   //像素输入激活
    else if((H_Cont==10'd512)&&valid_y) //行计数器=512时 
        valid_r<=1'b0;                   //像素输入冻结
 end

 wire valid = valid_r;               //连线
 assign x_dis=X;       //连线X
 assign y_dis=Y;       //连线Y
 // reg[7:0] char_bit;
 // always@(posedge CLK_to_DAC)
 //     if(X==10'd144)char_bit<=9'd240;   //当显示到144像素时准备开始输出图像数据
 //     else if(X>10'd144&&X<10'd384)     //左边距屏幕144像素到416像素时    416=144+272（图像宽度）
 //         char_bit<=char_bit-1'b1;       //倒着输出图像信息
         
 reg[29:0] vga_rgb;                //定义颜色缓存
 always@(posedge CLK_to_DAC) begin
     if(X>=0&&X<200)begin    //X控制图像的横向显示边界：左边距屏幕左边144像素  右边界距屏幕左边界416像素
         vga_rgb<=30'hffffffffff;   //白色
     end
     else if(X>=200&&X<400)begin
         vga_rgb<=30'hf00ff65f1f;   
     end
     else if(X>=400&&X<600)begin
         vga_rgb<=30'h9563486251; 
     end
     else begin
         vga_rgb<=30'h5864928654; 
     end
 end
 assign VGA_R=vga_rgb[23:16];
 assign VGA_G=vga_rgb[15:8];
 assign VGA_B=vga_rgb[7:0];
endmodule
3.VGA显示彩色图片

Zun0
关注
  • 23
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
DE2-115 FPGA开发板的VGA显示
dedsec0x的博客
06-11 657
VGA显示
FPGA实验】基于DE2-115平台的VGA显示
weixin_47306453的博客
06-11 527
VGA（Video Graphics Array）视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。VGA接口共有15针，分成3排，每排5个孔，显卡上应用最为广泛的接口类型，绝大多数显卡都带有此种接口。它传输红、绿、蓝模拟信号以及同步信号(水平和垂直信号)。VGA接口是一种D型接口，上面共有15针孔，分成三排，每排五个。 其中，除了2根NC（Not Connect)信号、3根显示数据总线和5个GND信号，比较重要的是3根RGB彩色分量信号
【FPGA】VGA显示文字、彩条、图片——基于DE2-115
YouthBlood9的博客
06-11 4102
基于DE2-115开发版，VGA用不同分辨率显示文字、彩条、图片。
DE2-115 VGA代码
11-28
DE2-115的VGA显示部分，主要针对时序
FPGA（DE2-115实验板+VGA显示+键盘控制+QuartusⅡ13.0）实现三阶汉诺塔小游戏（语言：Verilog+VHDL）
02-24
FPGA期末课程设计最后做出来的成果。小组成员熬了几个大夜，最后算是做出来一个比较满意的成果，当然啦，老师给的成绩也挺不错的。项目一共分成三大模块，键盘控制模块+逻辑控制模块+显示模块。工具：DE2-115实验板+VGA显示+键盘控制+QuartusⅡ13.0 语言：Verilog+VDHL
fpga DE2-115 资料
03-11
2. **开发板硬件**: DE2-115 包含了各种接口和外设，如：USB、以太网、SD卡接口、串行通信端口（UART）、并行显示接口（如VGA）、音频输入/输出、按键和拨码开关等，这些为用户提供了丰富的实验平台。 3. **硬件...
FFTVisualizer:该项目演示了Terasic DE2-115的DSP功能
05-11
该设计适用于带有Cyclone IV FPGA芯片的Terasic DE2-115板。 KEY [0]-重置SW [2：0]-背景色SW [17]-1：过滤器关闭，0：过滤器打开SW [16]-麦克风左/右声道VGA：VESA 1024x768 @ 70赫兹FFT范围：0-1/4 Fs Fs：48828....
基于DE2-115通过NIOS ii 控制VGA
09-07
在Nios ii 上控制VGA ip核，该代码使用的屏幕是开发板自带的tpad
DE2-70开发板实现vga接口显示彩条和棋盘
04-13
采用quarter ii ， Verilog HDL 语言，DE2-70开发板做VGA部分实验的时候会有用
fpga入门详细示例，基于Altera DE2-115 开发板
02-21
fpga入门示例，verilog代码，在开发板演示，非常方便上手
EDA实验DE2-115 FPGA开发系统实验指导书 中文版.docx
04-27
DE2-115 FPGA开发系统实验指导书 的中文翻译 开发板：DE2-115 FPGA 开发语言：verilog
DE2-115 FPGA开发板 实验指导书配套实验 lab0.zip
04-30
DE2-115 FPGA开发板 实验指导书配套的实验lab0，现成的实验报告，细致保姆式操作步骤说明，还有关键步骤结果的截图。（CSU的EDA实验作业）
DE2-115 FPGA开发系统使用说明书和实验指导书v2.pdf
04-27
DE2-115 FPGA开发系统使用说明书和实验指导书，系统使用说明书是中文版，实验指导书是英文版，实验指导书的翻译在上传的另一个文件里https://download.csdn.net/download/weixin_42596755/12367479
de2开发板vga显示verilog代码
08-03
这是基于Altera 公司DE2开发板的所写的VGA显示代码，可以设置显示区域，和颜色，代码简单，移动，采用verilog语言
DE2-115 FPGA 资料
10-26
DE2_115_lab_exercises
【FPGA实验】基于DE2-115平台的数码管实验2
qq_45659777的博客
05-12 1820
文章目录一.试验任务二.用移位寄存器与FSM实现“HELLO”的循环显示①设计按键消抖模块②设计数码管显示模块③设计顶层模块④设计仿真文件⑤查看RTL门级电路⑥仿真波形三.①设计计数器模块②设计数码管显示模块③设计顶层模块④编写仿真文件⑤查看RTL门级电路⑥仿真波形四.移动速度可控的“HELLO”的自动循环显示①②③④⑤⑥ 一.试验任务 1.用移位寄存器与FSM实现“HELLO”的循环显示 本练习使用移位寄存器并结合FSM实现DE2-115平台上 的“HELLO”循环显示。在HEX7～HEX0上循环显示
FPGA基于 DE2-115 8路彩灯控制
qq_54621724的博客
01-09 4658
FPGA基于 DE2-115 8路彩灯控制
基于DE2的VGA显示
a13903497015的博客
02-20 236
基于DE2的VGA显示 好消息，DE2又出新的IP了，支持Quartus II 9.0、9.1、10.0和10.1 大家可以Altera的官方网站下载，也可以和我联系，传给你一份QQ：287687752 下面是IP里面的一个实例，在<Quartus II安...
基于DE2-115平台VGA显示图片详细步骤
最新发布
05-28
好的，以下是基于DE2-115平台VGA显示图片的详细步骤： 1. 打开Quartus II软件，创建一个新工程。 2. 在工程中添加一个VHDL文件，用于实现VGA控制器。下面是一个简单的VGA控制器代码示例： ``` library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity VGA_Controller is Port ( clk : in STD_LOGIC; h_sync : out STD_LOGIC; v_sync : out STD_LOGIC; red : out STD_LOGIC_VECTOR (3 downto 0); green : out STD_LOGIC_VECTOR (3 downto 0); blue : out STD_LOGIC_VECTOR (3 downto 0); x : out STD_LOGIC_VECTOR (9 downto 0); y : out STD_LOGIC_VECTOR (9 downto 0)); end VGA_Controller; architecture Behavioral of VGA_Controller is signal vga_clk : std_logic; signal h_count : integer range 0 to 799 := 0; signal v_count : integer range 0 to 524 := 0; begin vga_clk <= clk; process(vga_clk) begin if rising_edge(vga_clk) then if h_count = 799 then h_count <= 0; if v_count = 524 then v_count <= 0; else v_count <= v_count + 1; end if; else h_count <= h_count + 1; end if; end if; end process; h_sync <= '1' when (h_count >= 656 and h_count <= 752) else '0'; v_sync <= '1' when (v_count >= 490 and v_count <= 492) else '0'; red <= "1111"; green <= "0000"; blue <= "0000"; x <= std_logic_vector(to_unsigned(h_count, 10)); y <= std_logic_vector(to_unsigned(v_count, 10)); end Behavioral; ``` 这个VGA控制器代码示例中，使用了默认的640x480分辨率和60Hz刷新率。其中，h_sync和v_sync分别表示水平同步信号和垂直同步信号，red、green和blue分别表示红、绿、蓝三个颜色通道，x和y表示当前像素的坐标。 3. 在工程中添加一个图片文件，将其转换为灰度图像并调整分辨率为640x480。可以使用Matlab等工具进行图像处理和转换。 4. 在VGA控制器代码中添加一个ROM模块，用于存储转换后的图像数据。下面是一个简单的ROM模块代码示例： ``` library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity ROM is Port ( clk : in STD_LOGIC; address : in STD_LOGIC_VECTOR (17 downto 0); data : out STD_LOGIC_VECTOR (7 downto 0)); end ROM; architecture Behavioral of ROM is type ROM_array is array (0 to 307199) of std_logic_vector(7 downto 0); constant ROM_data : ROM_array := ( -- 图像数据 ); begin process(clk) begin if rising_edge(clk) then data <= ROM_data(to_integer(unsigned(address))); end if; end process; end Behavioral; ``` 在ROM模块中，使用一个ROM_array类型的常量存储转换后的图像数据，通过address输入读取对应的像素数据。 5. 在VGA控制器代码中，将ROM模块的输出与红、绿、蓝三个颜色通道连接起来，实现将像素数据输出到VGA显示器。 6. 在Quartus II软件中，进行引脚分配，将VGA控制器的输出信号与DE2-115板子上的VGA接口相连。 7. 编译工程生成.sof文件，并将其下载到DE2-115板子中。 完成以上步骤后，即可在DE2-115的VGA显示器上看到输出的图像。需要注意的是，因为DE2-115的FPGA资源有限，可能无法一次性显示完整的640x480分辨率的图像。可以将图像分成若干个区域分别输出，或者降低分辨率以适应FPGA资源。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值