6. 半加器设计

最新推荐文章于 2024-08-14 16:17:05 发布

∑狸猫不是猫

最新推荐文章于 2024-08-14 16:17:05 发布

阅读量212

点赞数 9

分类专栏：升腾A7-FPGA 文章标签： fpga开发

本文链接：https://blog.csdn.net/2301_80417284/article/details/140052337

版权

升腾A7-FPGA 专栏收录该内容

54 篇文章 1 订阅

订阅专栏

（1）半加器和全加器的区别：半加器没有进位输入，但全加器有进位输入。

（2）半加器和全加器均有加数、被加数、和（一位位宽）、进位输出。

（3）硬件使用：两个按键 key1、key2 两个LED灯，一个表示进位输出，一个表示和。

（4）modelsim波形窗口快捷键：ctrl+g -模块化分组

（5）modelsim工具栏 layout-reset 各种窗口初始化任意窗口右上角“+” 所有选项卡放在一个界面内。

（6）visio框图：

(7)Verilog实现代码：

module half_adder(A,B,Cout,Sum);

    input A;
    input B;
    
    output Cout;
    output Sum;
    
    assign {Cout,Sum} = A + B;

endmodule

（8）RTL视图：

（9）仿真文件代码：

`timescale 1ns/1ns

module half_adder_tb;

    reg A;
    reg B;
    
    wire Cout;
    wire Sum;
        
    half_adder half_adder_inst(
        .A(A),
        .B(B),
        .Cout(Cout),
        .Sum(Sum)
    );
    
    initial begin
        A <= 1'd0;
        B <= 1'd0;
        #2000;
        $stop;
    end
    
    always #10    A<= {$random} % 2;
    always #10    B<= {$random} % 2;
    
endmodule

（10）仿真波形：