FPGA开发（quartus）使用技巧

学语言？不如边学边上手啦（）

quartus II 

1.IP核创建，修改与复制

在右上角的tools中或者下方的IP Components中可以找到那个魔法棒一样的标志

可以对已有的IP核进行编辑，复制，或者就是创一个IP核等等

对于复制一个IP核，建议的办法是直接从创建的IP核文件夹中，找到要的IP核文件夹，全部复制过来，并且将对应的qip文件包括进项目工程中 

2.芯片资源监视

对于已经编译的文件，可以看资源占用那个信息显示

例如下方的Total PLLs，就是总共的锁相环（可用的pll数量）以及占用，可以看到总共两个，用了一个，其他的指标搜搜也看得懂

 

对于在核心芯片上的展示，也可以去找chip planner 。例如下图就是，然后左侧那一排，除了基础的选择放大，还可以看信号来源与去向，以及对应资源的位置，例如图中的pll1就在左下角的位置，蓝线连接的是输入pll1的信号来源（此处是系统时钟），绿线是输出

在这个视图中，黑色的是无法使用或者被系统占用的资源，总之就是不能用。深色的就是已经被占用的资源，而每一个格子就是一个引脚（一个可被使用的资源的单位）

这个芯片视图是与pin planner有着密切联系的，二者对应的管脚一般来说大致位置都是一样的。

 

3.Pin Planner的观察使用 

Pin Planner就是用来分配管脚（引脚？） 的，然后每个格子的标志由其特殊用处决定

例如长得像时钟下降沿的就是时钟专用的引脚，是特制的，有利于信号稳定

其他的标志意义可以去查找对应文档，而接口处的资源一般由开发板决定，各个开发板分配的引脚不一样

 

4.系统时钟与时钟树

在开发时，要进行对系统时钟的变频要不就使用pll之类的IP核，要不就使用时钟标志信号。这样子使用的时钟源头仍然是系统时钟树，比较稳定，如果用计数器当做时钟的话，误差层层递增。

 Modulesim

 1.信号添加

CTRL+A全选波形   CTRL+G对信号进行分组   CTRL+W对选中波形进行添加

2.重新运行

可以在命令行按↑，执行上一条命令，一般就是最开始的仿真命令，会命令的也可以手动输入