《计算机组成原理》期末复习必备重点知识体系框架，2024年最新记得把每一次面试当做经验积累

第三章 存储器

==================================================================

存储器分类

---

主存储器

---

1. 主存中存储单元的地址分配

2. 主存的技术指标

• 存储容量：主存的单位为存储单元，一个存储单元存放的二进制位数为存储字长。故存储容量 = 存储单元个数 × 存储字长

• 存储速度：存取时间是指启动一次存储器操作到完成该操作所需要的时间。存取周期是指存储器进行连续两次独立的存储器操作所需的最小间隔时间

• 存储器带宽指单位时间内存储器存取的信息量。提高存储器带宽的措施：缩短存取周期、增加存储字长、增加存储体

存储器与CPU的连接

---

1. 存储器的位扩展：增加存储字长（扩展数据线）

2. 存储器的字扩展：增加存储器字的数量（扩展地址线，即增加存储容量）

3. 存储器字、位扩展设计例题基本步骤

• 将十六进制地址范围转换成二进制地址码

• 根据地址范围的容量，选择存储芯片

• 分配CPU地址线

• 片选信号形成（通常使用74138译码器）

高速缓冲存储器Cache

---

1. 基于程序的局部性原理，Cache的出现解决目前主存速度远低于CPU的问题

2. 工作原理：将主存与Cache分成若干大小相同的块，每块内包含若干个字。故主存和Cache中的地址分为块号和块内地址。当CPU读取数据某字时，若该字不在Cache中，则会将主存中该字所在的整个块的数据调入Cache中，此时表示CPU访问Cache未命中；若该字在Cache中，表示CPU访问Cache命中。

3. Cache的命中效率、Cache-主存系统的平均访问时间、访问效率的计算

4. Cache的读写操作

5. Cache的改进

6. Cache-主存地址映射

• 直接映射

• 全相联映射

• 组相联映射

• 不同映射方式下主存地址格式的计算

7. Cache替换策略

• FIFO算法

• LRU算法

• 随机法

第四章 输入输出系统

=====================================================================

输入输出系统的组成

---

1. I/O软件：I/O指令、通道指令

2. I/O硬件设备

I/O设备与主机信息传送的控制方式

---

1. 程序查询方式：由CPU通过程序不断查询I/O设备是否已经做好准备，从而控制I/O设备与主机交换信息。这种方式使CPU和I/O设备处于串行工作状态，CPU的工作效率不高

2. 程序中断方式：当I/O设备准备就绪后向CPU发出中断请求，CPU响应中断请求，与I/O设备交换信息。这种方式CPU的工作效率较高。

3. DMA方式：主存与I/O设备有一条数据通路，交换信息时I/O设备无需向CPU发送中断请求。（若DMA和CPU同时访问主存，CPU将优先权让给DMA，即窃取）。这种方法进一步提高CPU的利用率。

程序中断方式

---

1. 中断的概念: 计算机在执行程序过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返回到现形程序的间断处，继续执行原程序。

2. 程序中断的接口电路

• 中断请求触发器和中断屏蔽触发器

• 中断向量地址形成部件

3. I/O中断处理的过程

• CPU响应中断的条件和响应时间

• I/O中断处理过程

4. 中断服务程序的流程

• 保护现场

• 中断服务

• 恢复现场

• 中断返回

5. 单重中断与多重中断服务程序的区别

DMA方式

---

1. 引入DMA方式的原因

2. DMA的定义

3. DMA方式的特点

4. DMA与主存交换数据的三种方式

• 停止CPU访问主存： DMA直接抢占主存控制权，数据传送结束后交回给CPU

• 周期挪用（周期窃取）：I/O发出DMA请求时，I/O挪用或窃取总线占用权的一个或者几个主存周期

• DMA与CPU交替访问：DMA与CPU以固定时间轮流获得主存控制权

5. DMA接口的功能和组成

6. DMA的工作过程

第五章 计算机的运算方法

=======================================================================

1. 机器数的表示方法：原码、反码、补码和移码

2. 定点数和浮点数的表示方法

3. 定点运算：不同编码算术移位的规则、补码加减法运算、原码移位乘除运算原理

4. 浮点运算：加减运算的步骤

5. 快速进位链：串行进位链和并行进位链

6. 原码、补码移位乘除法原理

运算器的功能和组成

---

功能

• 实现数据的算术和逻辑运算，包含溢出判断，有无进位，判零等

• 暂存参加运算的数据和中间结果，由其内部的一组寄存器承担

• 为了实现乘除运算，运算器设有能自行左右移位的专用寄存器，称为乘商寄存器

组成

• ALU

• 寄存器组

• 移位寄存器

• 多路选通门

第六章 指令系统

===================================================================

1. 指令格式：操作码和地址码、操作码扩展及计算

2. 操作类型和操作数类型

3. 寻址方式

• 指令寻址：顺序寻址、跳跃寻址（转移类指令实现）

• 数据寻址

4. 数据寻址方式

• 立即寻址：操作数本身在指令中，不用访问存储器

• 直接寻址：操作数的有效地址在指令中，通过有效地址访问存储器取出操作数

• 隐含寻址：操作数的地址隐含在操作码或某个寄存器中

• 间接寻址：操作数有效地址的地址在指令中，先从存储器中取出有效地址，再访问存储器取出操作数

• 寄存器寻址：指令中给出操作数在寄存器中的有效地址，用改地址从寄存器中取出操作数

• 寄存器间址：指令中给出操作数的间址，根据间址从寄存器中取出有效地址，再根据有效地址访问存储器取出操作数

• 基址寻址：设有基址寄存器BR存有基地址，指令中给出形式地址。根据基地址与形式地址之和访问存储器取出操作数

• 变址寻址：与基址寻址以为相似，将变址寄存器IX与指令中的形式地址之和访问存储器取出操作数

• 相对寻址：根据程序计数器PC的值和指令中形式地址之和访问存储器取出操作数

• 堆栈寻址：从堆栈中取出操作数有效地址

5. RISC与CISC

• RISC（精简指令系统计算机）：80-20规律

• CISC（复杂指令系统计算机）：控制器大多采用微程序控制

第七章 CPU的结构和功能

========================================================================

CPU的功能

---

取指令、分析指令、执行指令

CPU的结构组成

---

ALU（算术逻辑单元）、寄存器、中断系统、CU（控制单元）

CPU的寄存器

---

1. 用户可见寄存器： 通用寄存器、数据寄存器、地址寄存器、条件码寄存器

2. 控制和状态寄存器

• MAR（存储器地址寄存器）：存放CPU欲访问的存储单元地址

• MDR（存储器数据寄存器）：存放需要CPU处理的数据

• PC（程序计数器）：存放下一条指令的地址

• IR（指令寄存器）：存放欲执行的指令

指令周期

---

1.定义

定义：从开始取指到执行完指令的时间（无条件转移指令、加法指令和乘法指令三者区别）

间接寻址的定义

2.四个部分

一个完整的指令周期包含取指、间址、执行、中断四个部分

3.指令周期的数据流

见文章《计算机组成原理》指令周期数据流的详解https://blog.csdn.net/Dae_Lzh/article/details/121425815

自我介绍一下，小编13年上海交大毕业，曾经在小公司待过，也去过华为、OPPO等大厂，18年进入阿里一直到现在。

深知大多数Python工程师，想要提升技能，往往是自己摸索成长或者是报班学习，但对于培训机构动则几千的学费，着实压力不小。自己不成体系的自学效果低效又漫长，而且极易碰到天花板技术停滞不前！

因此收集整理了一份《2024年Python开发全套学习资料》，初衷也很简单，就是希望能够帮助到想自学提升又不知道该从何学起的朋友，同时减轻大家的负担。

既有适合小白学习的零基础资料，也有适合3年以上经验的小伙伴深入学习提升的进阶课程，基本涵盖了95%以上Python开发知识点，真正体系化！

由于文件比较大，这里只是将部分目录大纲截图出来，每个节点里面都包含大厂面经、学习笔记、源码讲义、实战项目、讲解视频，并且后续会持续更新

如果你觉得这些内容对你有帮助，可以添加V获取：vip1024c （备注Python）

img-blog.csdnimg.cn/img_convert/6c361282296f86381401c05e862fe4e9.png)

既有适合小白学习的零基础资料，也有适合3年以上经验的小伙伴深入学习提升的进阶课程，基本涵盖了95%以上Python开发知识点，真正体系化！

由于文件比较大，这里只是将部分目录大纲截图出来，每个节点里面都包含大厂面经、学习笔记、源码讲义、实战项目、讲解视频，并且后续会持续更新

如果你觉得这些内容对你有帮助，可以添加V获取：vip1024c （备注Python）
[外链图片转存中…(img-5hEsT5IL-1712732371441)]