计算机组成原理知识框架梳理

主存储器：简称主存，又称内存储器（内存），用来存放计算机运行期间所需的程序和数据，CPU可直接随机地对其进行访问，也可以和高速缓冲存储器（Cache）及辅助存储器交换数据。
辅助存储器：简称辅存，又称外存储器（外存），用来存放当前暂时不用的程序和数据，以及一些需要永久性保存的信息，辅存的内容需调入主存后才能被CPU访问。
高速缓冲存储器：简称Cache，位于主存和CPU之间，用来存放当前CPU经常使用的指令和数据，以便CPU能高速地访问它们。

（2）按存储介质分类

磁表面存储器（磁盘、磁带）
磁芯存储器
半导体存储器（MOS型存储器、双极型存储器）
光存储器（光盘）

（3）按存取方式分类

随机存储器（RAM）：存储器的任何一个存储单元都可以随机存取，而且存取时间与存储单元的物理位置无关。
只读存储器（ROM）：存储器的内容只能随机读出不能写入。
串行访问存储器：对存储单元进行读/写操作时，需按其物理位置的先后顺序寻址。

顺序存取存储器（磁带）
直接存取存储器（磁盘、光盘）

（4）按信息的可保存性分类

易失性存储器：断电后，存储信息立即消失。（RAM）
非易失性存储器：断电后信息仍然保持。（ROM、磁表面存储器、光存储器）

1.2.存储器的性能指标

（1）存储容量=存储字数*字长

（2）单位成本：每位价格=总成本/总容量

（3）存储速度：数据传输率=数据的宽度/存储周期

存取时间：指从启动一次存储器操作到完成该操作所经历的时间，分为读出时间和写入时间。
存取周期：又称读写周期或访存周期，指存储器进行一次完整的读写操作所需的全部时间，即连续两次独立访问存储器操作（读或写操作）之间所需的最小时间间隔。
主存带宽：又称数据传输率，表示每秒从主存进出信息的最大数量。（单位为字/秒、字节/秒）

1.3.多级层次的存储系统

Cache-主存层：解决CPU和主存速度不匹配问题。（主存和Cache之间的数据调动是由硬件自动完成的，对所有程序员均是透明的）
主存-辅存层：解决存储系统的容量问题。（主存与辅存之间的数据调动是由硬件和操作系统共同完成的，对应用程序员是透明的）

2.主存储器

2.1.SRAM芯片和DRAM芯片

（1）存储元：通常存放一个二进制位的物理器件称为存储元，是存储器的最基本构件。

（2）静态随机存储器（SRAM）：它的存储元是用双稳态触发器（六晶体管MOS）来记忆信息的，集成度低，一般用于高速缓冲存储器。

（3）动态随机存储器（DRAM）：利用存储元电路中栅极电容上的电荷来存储信息的，容易集成，存取速度比SRAM慢，一般用于大容量的主存系统。

集中刷新
分散刷新
异步刷新

2.2.只读存储器（ROM）

掩模式只读存储器（MROM）
一次可编程只读存储器（PROM）
可擦除可编程只读存储器（EPROM）
Flash存储器
固态硬盘（SSD）

控制单元
存储单元（Flash芯片）

2.3.多模块存储器

（1）单体多字存储器：存储器中只有一个存储体，地址必须顺序排列并处于同一存储单元。

（2）多体并行存储器：由多体模块组成。

高位交叉编址（顺序方式）：相当于扩容。
低位交叉编址：低位地址为体号，高位地址为体内地址。

3.主存储器与CPU的连接

3.1.主存容量的扩展

位扩展法
字扩展法
字位同时扩展法

3.2.存储芯片的地址分配和片选

线选法
译码片选法

4.外部存储器

4.1.磁盘存储器

磁盘驱动器
磁盘控制器
盘片
存储区域

磁头数
柱面数
扇区数

磁盘阵列

4.2.固态硬盘

5.高速缓冲存储器（Cache）

5.1.Cache的基本工作原理

Cache通常由SRAM构成，Cache块和主存块大小相同，又称为Cache行，每块由若干字节组成，块的长度称为块长（Cache行长）。
CPU与Cache之间的数据交换以字为单位，而Cache与主存之间的数据交换以Cache块为单位。

5.2.Cache和主存映射方式：Cache行中的信息是主存中某个块的副本，地址映射是指把主存地址空间映射到Cache地址空间。

（1）直接映射：主存中的每一块只能装入Cache中的唯一位置。

（2）全相联映射：主存中的每一块可装入Cache中的任何位置。

（3）组相联映射：将Cache分成Q个大小相等的组。Cache组号=主存块号 mod Cache组数（Q）

（4）每个Cache行对应一个标记项（包括有效位、标记位Tag、一致性维护位、替换算法控制位）

5.3.Cache写策略

（1）Cache写命中

全写法（写直通法、write-through）：在Cache和主存之间加了一个写缓冲。
回写法（write-back）：每个Cache行设置一个修改位（脏位）。

（2）Cache写不命中

写分配法（write-allocate）：加载主存中的块到Cache中，然后更新这个块，通常与回写法合用。
非写分配法（not-write-allocate）：只写入主存，不进行调块，通常与全写法合用。

6.虚拟存储器

6.1.页式虚拟存储器：以页为基本单位。

虚页号
页内地址

6.2.段式虚拟存储器

段号
段内页号
页内地址

四.指令系统

1.指令格式

1.1.指令（机器指令，指示计算机执行某种操作的命令）的基本格式

操作码：指出指令中该指令应该执行什么性质的操作以及具有何种功能。
地址码：给出被操作的信息（指令或数据）的地址。

参加运算的一或多个操作数所在的地址
运算结果的保存地址
程序的转移地址
被调用的子程序的入口地址

零地址指令：不需要操作数的指令（空操作指令、停机指令、关中断指令）
一地址指令
二地址指令
三地址指令
四地址指令

1.2.扩展操作码指令格式：缩短指令字长

不允许短码是长码的前缀
各指令的操作码一定不能重复

1.3.指令的操作类型

（1）数据传送：进行主存与CPU之间的数据传送。

寄存器之间的传送（MOV）
从内存单元读取数据到CPU寄存器（LOAD）
从CPU寄存器写数据到内存单元（STORE）

（2）算术和逻辑运算

加（ADD）
减（SUB）
乘（MUL）
除（DIV）
比较（CMP）
加1（INC）
减1（DEC）
与（AND）
或（OR）
取反（NOT）
异或（XOR）

（3）移位操作

算术移位
逻辑移位
循环移位

（4）转移操作：改变程序执行的顺序

无条件转移（JMP）
条件转移（BRANCH）
调用（CALL）
返回（RET）
陷阱（TRAP）

（5）输入输出操作：进行CPU和I/O设备之间的数据传送。

2.指令的寻址方式

2.1.指令寻址

顺序寻址
跳跃寻址

2.2.数据寻址

隐含寻址：在指令中隐含操作数的地址，有利于缩短指令字长。
立即（数）寻址：地址字段指出的是操作数本身，采用补码表示。
直接寻址：指令中的形式地址A是操作数的真实地址。
间接寻址：指令中的形式地址A是操作数地址的地址。
寄存器寻址：在指令字中直接给出操作数所在的寄存器编号，其操作数在由Ri所指的寄存器内。
寄存器间接寻址
相对寻址：PC的内容+形式地址A。
基址寻址（面向操作系统）：基址寄存器（BR）的内容+形式地址A。
变址寻址（面向用户）：变址寄存器IX的内容+形式地址A。
堆栈寻址

3.CISC和RISC

3.1.复杂指令系统计算机（CIRC）：控制器大多数采用微程序控制。

3.2.精简指令系统计算机（RISC）

只有Load/Store（取数/存数）指令访存，其余指令的操作都在寄存器之间进行。
一定采用指令流水线技术，大部分指令在一个时钟周期内完成。

五.中央处理器

1.CPU的功能和基本结构

1.1.CPU的功能

运算器：对数据进行加工。
控制器：负责协调并控制计算机各部件执行程序的指令序列。

取指令
分析指令
执行指令

指令控制
操作控制
时间控制
数据加工
中断处理

1.2.CPU的基本结构

（1）运算器

算术逻辑单元（ALU）
暂存寄存器：对应用程序员透明。
累加寄存器（ACC）：一个通用寄存器，用于暂时存放ALU运算的结果信息。
通用寄存器：存放操作数（包括源操作数、目的操作数及中间结果）和各种地址信息等。
程序状态字寄存器（PSW）
移位器：对操作数或运算结果进行移位运算。
计数器（CT）：控制乘除运算的操作步数。

（2）控制器

程序计数器（PC）：用于指出下一条指令在主存中的存放地址。
指令寄存器（IR）：用于保存当前正在执行的那条指令。
指令译码器：仅对操作码字段进行译码，向控制器提供特定的操作信号。
存储器地址寄存器（MAR）：用于存放要访问的主存单元的地址。
存储器数据寄存器（MDR）：用于存放向主存写入的信息或从主存读出的信息。
时序系统：用于产生各种时序信号，它们都由统一时钟（CLOCK）分频得到。
微操作信号发生器：根据IR的内容（指令）、PSW的内容（状态信息）及时钟信号，产生控制整个计算机系统所需的各种控制信号。

（3）CPU内部寄存器
用户可见

通用寄存器组
程序状态寄存器
程序计数器

用户不可见（对用户透明）

存储器地址寄存器
存储器数据寄存器
指令寄存器
暂存寄存器

2.指令执行过程

2.1.指令周期

取址周期（FE）
间址周期（IND）
执行周期（EX）
中断周期（INT）

2.2.指令执行方案

单指令周期
多指令周期
流水线方案

3.数据通路的功能和基本结构

3.1.功能：数据在功能部件之间传送的路径称为数据通路，包括数据通路上流经的部件（ALU、通用寄存器、状态寄存器、异常和中断处理逻辑等）。

3.2.基本结构

CPU内部单总线方式
CPU内部三总线方式
专用数据通路方式

4.控制器的功能和工作原理

4.1.硬布线控制器

（1）硬布线控制单元CU的输入信号来源

经指令译码器译码产生的指令信息。
时序系统产生的机器周期信号和节拍信号。
来自执行单元的反馈信息即标志。
来自系统总线（控制总线）的控制信号，如中断请求、DMA请求。

（2）时序系统及微操作

时钟周期
机器周期
指令周期
微操作命令分析

（3）CPU的控制方式

同步控制方式
异步控制方式
联合控制方式

（4）硬布线控制单元设计步骤

列出微操作命令的操作时间表
进行微操作信号综合
画出微操作命令的逻辑图

4.2.微程序控制器

（1）基本概念：将每条机器指令编写成一个微程序，每个微程序包含若干个微指令，每条微指令对应一个或几个微命令。

（2）微程序控制器组成

控制存储器（CM）：核心部件，用于存放各指令对应的微程序，可用只读存储器ROM构成。
微指令寄存器：用于存放从CM中取出的微指令，它的位数等于微指令字长。
微地址形成部件：用于产生初始微地址和后继微地址，以保证微指令的连续执行。
微地址寄存器：接收微地址形成部件送来的微地址，为在CM中读取微指令作准备。

（3）微指令的编码方式

直接编码（直接控制）方式
字段直接编码方式
字段间接编码方式（隐式编码）

（4）微指令的地址形成方式

直接由微指令的下地址字段指出。
根据机器指令的操作码形成。
增量计数器法
根据各种标志决定微指令分支转移的地址。
通过测试网络形成。
由硬件直接产生微程序入口地址。

（5）微指令的格式

水平型微指令
垂直型微指令
混合型微指令

（6）微程序控制单元的设计步骤

写出对应机器指令的微操作命令及节拍安排。
确定微指令格式。
编写微指令码点。

（7）动态微程序设计和毫微程序设计

5.异常和中断机制

5.1.异常：由CPU内部产生的意外事件

（1）硬故障中断：由硬连线出现异常引起的。

存储器校验错
总线错误

（2）程序性异常（软件中断）：指在CPU内部因执行指令而引起的异常事件。

整除0
溢出
断点
单步跟踪
非法指令
栈溢出
地址越界
缺页

5.2.中断：来自CPU外部、与CPU执行指令无关的事件引起的中断。

（1）I/O设备发出的I/O中断

键盘输入
打印机缺纸

（2）发生某种特殊事件

用户按Esc键
定时器计数时间到

5.3.异常和中断响应过程

关中断
保存断点和程序状态
识别异常和中断并转到相应的处理程序

6.指令流水线

6.1.流水线的节本实现

（1）流水线的数据通路
   取址（IF）
       程序计数器
       指令存储器
       下条指令地址的计算逻辑
   译码（ID）
       操作控制器
       取数操作逻辑
       立即数符号扩展模块
   执行（EX）
       算术逻辑单元
       分支地址计算模块
   访存（MEM）
       数据存储器读写模块
   写回（WB）
       寄存器写入控制模块