2401_86762368-CSDN博客

• Maximum length (PCB + package) should not exceed 1500 mils.（最大长度（PCB+封装）不应超过1500MIL，这个可以在前期走线的时候把走线的长度规则加上，走线总线的长度规则是不能加在total etch length这个规则上的，至于该怎么添加之前的文章中也有提及的，这边就不再赘述了，还有一点就是在绕线之前记得先把单板的层叠设置好，接着就是在规则管理器中把PIN-DELAY和过孔的Z-AXIS_DELAY都勾选上的。

2024-09-24 11:17:14 746

原创 [DRAM Test]MRC中的MrcMemoryAddressDecode()函数

[DRAM Test]MRC中的MrcMemoryAddressDecode()函数

2024-09-24 11:04:20 154

原创 [DRAM Test]DRAM Failures之（Rowhammer、SPOILER、RAMBleed、TRRespass、Half-Double、软错误、故障模型）

[DRAM Test]DRAM Failures之（Rowhammer、SPOILER、RAMBleed、TRRespass、Half-Double、软错误、故障模型）

2024-09-23 20:22:04 1016

原创 [DRAM Test]DRAM Failures之漏电流与寄生电容

[DRAM Test]DRAM Failures之漏电流与寄生电容

2024-09-23 20:11:24 838

原创 [DRAM Test]Memory Initialization, Training and Calibration for DDR4

Memory Initialization, Training and Calibration for DDR4

2024-09-23 20:08:10 1114

原创 [DRAM Test]Intel MRC(Memory Reference Code)

Memory Reference Code

2024-09-23 19:59:47 765

原创 [DRAM Test]Memory Initialization, Training ,Calibration and RMT (内存初始化、训练、校准,Rank Margin Tool)

内存初始化是在PEI阶段完成的。这个阶段主要是为了内存training做好准备。它要完成:A．初始化内存控制器寄存器。B．读取SPD内容。通过SMBUS读取SPD的内容，对各个延迟记录在案，下个阶段会用到。各个DIMM的SMBUS地址不同，一般是A0/A1/A2/A3，和主板走线有关。这个步骤也可以检查出来内存插槽上有没有插DIMM。在有些嵌入式主板上内存颗粒是直接焊到主板上的，这时很可能没有SPD。这时就需要固件工程师根据实际的内存颗粒的硬件手册，将延迟信息硬编码到代码中了。

2024-09-23 19:55:44 839

原创 [DRAM Test]不开机内存(Unbootable Memory)的测试、维修工具大全

[DRAM Test]不开机内存(Unbootable Memory)的测试、维修工具大全

2024-09-22 15:50:46 156

原创 [DRAM Test]内存测试、内存检测、内存维修工具汇总

[DRAM Test]内存测试、内存检测、内存维修工具汇总

2024-09-22 08:47:06 1719

原创 [DRAM Memory Address Mapping]逻辑地址、虚拟地址、线性地址、物理地址、DRAM行列地址

[DRAM Memory Address Mapping]逻辑地址、虚拟地址、线性地址、物理地址、DRAM行列地址

2024-09-21 19:38:38 1001

原创 [DRAM Memory Address Mapping]在UEFI环境下，获取DRAM行列地址(DRAM Address)的编程实现

[DRAM Memory Address Mapping]在UEFI环境下，获取DRAM行列地址(DRAM Address)的编程实现

2024-09-21 19:35:05 232

原创 [DRAM Memory Address Mapping]在LINUX环境下，获取DRAM行列地址(DRAM Address)的编程实现

CPU SOCKET---->Memory Controller----->Channel-------＞DIMM-------＞Rank-------＞Chip------------＞Bank Group-------->Bank--------＞Memory Array------->Row&Column[DRAM Memory Address Mapping]DRAM的结构原理剖析-CSDN博客Machine Check Exception (MCE) 是一种硬件错误，通常与CPU、内存、电源或者

2024-09-21 19:32:48 1062

2401_86762368的博客

原创 [DRAM Test]DDR5 CUDIMM and CSODIMM内存条

原创 [DRAM Test]英特尔第二款Lunar Lake处理器Ultra 5 238V曝光！配备32GB内存

原创 [DRAM Test]hPPR and sPPR(Hard & Soft Post Package Repair) of DDR4

原创 [DRAM Test]hPPR and sPPR(Hard & Soft Post Package Repair) of DDR5

原创 [DRAM Test]Memory Initialization,Training and Calibration of LPDDR5/5X

原创 [DRAM Test]Memory Initialization,Training and Calibration of LPDDR4/4X

原创 [DRAM Test]Memory Initialization, Training and Calibration of DDR5

原创 [DRAM Test]Memory Initialization, Training and Calibration of DDR4

原创 [DRAM Test]LPDDR4 VS LPDDR4X VS DDR4, LPDDR5 VS LPDDR5X VS DDR5

原创 [DRAM Test]LPDDR5 PCB的布线注意事项------2

原创 [DRAM Test]LPDDR5 PCB的布线注意事项--01