数字时钟（数字逻辑课程设计）

孙不醒

已于 2024-12-21 00:16:13 修改

阅读量1.3k

点赞数 13

文章标签：课程设计 proteus

于 2024-12-20 23:54:42 首次发布

本文链接：https://blog.csdn.net/2401_87160780/article/details/144621417

版权

一、概述

1.1 研究意义

数字时钟设计是一种利用数字电路技术实现星期、时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命。现代社会电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。

1.2 研究目的

(1)通过对数字电子时钟进行建模仿真，一方面掌握电路原理设计方法，加深对相关电路的基本原理的理解，同时熟悉软件Multisim的应用;

(2)通过对数字电子时钟的测试，了解和掌握一般硬件电路的测试流程和基本方法。

(3)通过对数字电子时钟的设计，提高自己的动手能力和创新能力，探索数字电路技术在计时领域的应用和发展，为今后的学习和工作打下坚实的基础。

1.3 研究内容

(1)关于数字时钟的研究内容主要包括以下内容：

(2)以信号发生器产生稳定的脉冲信号作为数字时钟的计时基准；

(3)以十进制形式显示“星期”、“时”、“分”、“秒”；

(4)时间校准；

(5)实现24进制与12进制互相转换；

(6)设置闹钟；

(7)整点报时；

二、数字时钟的各模块功能分析与设计

2.1 数字时钟的设计

数字时钟是一个对标准频率(1 Hz)进行计数的计数电路。在计数时,如果起始时间和当前时间不一致,还需要加一个校时电路。同时,校时电路还可以在调试数字时钟时发挥重要作用。数字时钟构成如图1所示。

图1 数字时钟电路设计框图

2.2 数字时钟各模块功能

2.2.1 基于74LS160的60进制、24进制计数器

(1)设计60进制、24进制计数器

60进制：60进制计数器由一个模6的计数器和一个模10的计数器组成，模10的计数器完成一个周期时输出信号给模6计数器，当模10计数器计数到达10时则清零，同时给模6计数器一个信号，开始新一轮计数，模6计数器达到6时则清零，模6计数器选择QB，QC端做反馈端，经过与非门输出控制清零端CLR，形成60进制计数形式。

24进制：24进制计数器由一个模2的计数器和一个模10的计数器组成，模10的计数器完成一个周期时输出信号给模2计数器，当模10计数器计数到达10时则清零，同时给模2计数器一个信号，开始新一轮计数，模2计数器达到2时则清零，模2计数器选择QB，模10计数器选择QC端做反馈端，经过与非门输出控制清零端CLR，形成24进制计数形式。

秒进分：模6计数器选择QB，QC端做反馈端，经过与非门输出控制清零端CLR，同时经过下一个6进制计数器模10计数器的时钟端CLK，开始新一轮计数，实现秒进分功能。

分进时：模6计数器选择QB，QC端做反馈端，经过与非门输出控制清零端CLR，同时经过下一个24进制计数器模10计数器的时钟端CLK，开始新一轮计数，实现秒进分功能。

60进制、24进制计数器原理图如图2所示。

图2 60(24)进制秒进分、分进时

2.2.2星期显示

使用74LS160D计数器构成7进制计数器，实现星期计数，计数范围为1-7，选择QA、QB、QC端作为反馈端，经过与非门输出控制清零端CLR，形成7进制计数，同时A端接VCC端，实现从1开始计数，其原理设计图如图3所示，考虑到现实中若以12进制记录时间，则需要进行两次循环才能使星期显示进1位，故采用一个边沿触发器实现1位二进制计数器。

图3 星期功能电路

2.2.3 12/24进制转换

对于12进制，当计数到0001-0010（即12）时，置数回0000-0001（即1），对于24进制，当计数到0010-0011（即23）时，置数回0000-0000（即0），为实现在12或24进制时都能置数的功能，引入开关SS，其接法如图4所示。

图4 24/12进制计数器

2.2.4 校时功能

当数字钟走时出现误差时，需要校正时间。校时电路实现对 “时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“星期”“时”“分”“秒”的校对。

设计时分秒校准功能，就是通过人为或者自动触发按键，给 CLK 端传送一个高电平，使计数器加一并显示，如图5所示。

图6 校时功能

2.2.5整点报时

通过与非门实现，当分计数器计数为59且秒计数器的模10计数器计数为5时开始报时，蜂鸣器响起，蓝灯亮起5次，其原理为分的两位及秒的十位分别用一个与门连接（对应接5、9、5），取反之后与秒计时器的QA端用一个与门连接后接蜂鸣器，就实现了报时功能，如图6所示。

图6 整点报时功能

2.2.6 闹钟电路

闹钟设置电路与计时电路，校时电路相同，闹钟的触发使用四片4数值比较器来实现，当时钟的时分和闹钟设置相同时，蜂鸣器响起。闹钟电路如图7所示。当判断“分”显示为 “00”时，使电路输出报时信号报时1分钟。

图7 闹钟电路图

三、数字时钟的总体设计

数字电子钟主要由秒脉冲电路、计时电路、显示电路、校时控制电路、整点报时电路。电路主要部分是由秒脉冲电路产生1HZ的脉冲给秒计数器，再由秒计数器给计时电路后传给显示器显示。其中秒计时器记到60后清零，同时传给“分计数器”一个信号，待“分计数器”计满60后清零，同时给“时计数器”传递信号，以此类推至“星期计数器”。整点报时电路，当通过与非门和与门输出一个脉冲控制灯和喇叭，校时电通过单次或连续脉冲电路单独产生脉冲来控制显示器显示的数字，对于12\24进制，当计数到0001-0010（即12）时和0010-0100（即24）时置数回0000-0000（即0），引入开关SS实现置数功能。数字电子时钟总电路图如图8所示。

图8 数字时钟总电路图

四、数字时钟的系统测试

本次系统测试的主要目标是对闹钟功能、整点报时功能、校准功能、星期显示功能和进制转换功能进行全面的测试，以确保系统的稳定性和正确性，测试过程中，严格按照测试计划和测试用例进行操作，记录测试结果，并对发现的问题进行及时的反馈和修复，通过本次测试，希望能够发现系统中存在的问题和不足，进一步优化和改进系统的功能和性能，提高系统的可靠性以下是各个功能的测试结果。

（1）整点报时测试

经系统测试，当显示电路为02:59:51时，整点报时电路的蓝灯亮起，蜂鸣器响起，蓝灯亮起5次，如图9所示，蜂鸣器响动5声，到03:00:00时，蓝灯不亮，蜂鸣器停止响动，整点报时功能正常运行。

图9 整点报时测试

（2）闹钟功能测试

经系统测试，定时为02:00，闹钟电路的蓝灯亮起，蜂鸣器响起，如图10所示，当显示电路为02:01时，蓝灯不亮，蜂鸣器停止响动，闹钟功能正常运行。

图10 闹钟测试

（3）校准测试

通过人为或者自动触发按键，给 CLK 端传送一个高电平，使计数器加一并显示，如图11所示，人为手动校准为50秒，校准功能正常运行，经系统测试，分、时、星期的校准功能都可以正常运行。

图11 校准测试

（4）星期测试

经测试，电路从1开始计数，计数器计数到达7时则回1，如图12所示，一开始没有考虑到现实中以12进制记录时间，需要进行两次循环才能使星期显示进1位，后采用了一个边沿触发器实现1位二进制计数器解决了该问题。

图12 星期测试

（5）12\24进制转换测试

经测试，当计数到0001-0010（即12）时和0010-0100（即24）时计时器置数回0000-0000（即0），如图13所示。

图13 12\24进制转换测试

五、结论

该系统是一种利用数字电路技术实现星期、时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命。现代社会电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，该系统功能完整，操作简单。但是仍然存在一些不足，比如：

(1)只有简单的基本功能，没有日期显示等更多的复杂功能；

(2)12/24进制转换需要重启才能实现其功能；

(3)用户体验不是很好，页面不够美化。

为了使系统功能更加完整，还需要完善上面几点的不足，作进一步的改善。