- 博客(51)
- 收藏
- 关注
RSS订阅
原创 初学ZYNQ（理论准备）
一、 ZYNQ-7000 All Programmable SocZYNQ是赛灵思（Xilinx）推出的新一代全可编程片上系统，它将处理器的软件可编程性欲FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。与板上系统（PCB板）相比，SoC（片上系统，将各分离的部件整合到了一起）的解决方案成本更低，能在不同的系统单元之间实现更快更安全的数据传输，具有更高的整体系统速度、更低的功耗、更小的物理尺寸和更好的可靠性。SoC：基于ASICSOPC：可编程片上系统（使用FPGA进行
2020-09-29 09:04:40
1947
原创 01背包问题的理论+实战
文章目录01背包问题理论状态表示状态计算——状态转移方程f(i, j)01背包问题实战优化为什么遍历背包容积的时候需要倒序如何理解一维的过程本文是AcWing算法基础课的学习笔记，总结了有关01背包问题的理论和实际代码，部分内容参考了文章背包问题。如果觉得不错，不妨点个赞叭~01背包问题理论问题N 个物品和容量为V的背包 每个物品 i 有两个属性，体积 vi 和价格 wi 每个物品最多能用一次（可用一次和零次）问题是从N个物品中挑选一些物品，使得总体积 <= V即背包能装得下，目标
2022-04-14 18:06:15
700
转载 [转载]验证二叉搜索树
参考网站：搜索二叉树文章目录1 题目2 方法2.1 方法一：递归2.2 方法二：中序遍历3 C语言代码3.1 递归3.2 中序遍历1 题目定义：一个二叉搜索树是一棵二叉树，它可以为空。如果不为空，它将满足以下性质：非空左子树的所有键值小于其根结点的键值。非空右子树的所有键值大于其根结点的键值。左、右子树都是二叉搜索树。如果T是二叉搜索树，则函数返回true，否则返回false。2 方法2.1 方法一：递归要解决这道题首先我们要了解二叉搜索树有什么性质可以给我们利用，由题目给出的信.
2021-04-05 20:34:00
155
原创 平衡二叉树的根
参考资料：中国大学MOOC：https://www.icourse163.org/learn/ZJU-93001?tid=1459700443#/learn/content文章目录1 平衡二叉树2 平衡二叉树的调整2.1 左单旋（LL旋转）2.2 右单旋（RR旋转）2.3 RL旋转2.4 LR旋转3 求平衡二叉树的根3.1 分模块说明3.2 全部代码：1 平衡二叉树平衡二叉搜索树（Self-balancing binary search tree）又被称为AVL树（有别于AVL算法），且具有以下性.
2021-04-01 19:46:13
1431
转载 [转载]C语言：typedef详解
原文链接：http://c.biancheng.net/view/298.html文章目录1 概念2 用法2.1 为基本数据类型定义新的类型名2.2 为自定义数据类型（结构体、共用体和枚举类型）定义简洁的类型名称2.3 为数组定义简洁的类型名称2.4 为指针定义简洁的名称3 注意1 概念C语言允许用户使用 typedef 关键字来定义自己习惯的数据类型名称，来替代系统默认的基本类型名称、数组类型名称、指针类型名称与用户自定义的结构型名称、共用型名称、枚举型名称等。一旦用户在程序中定义了自己的数据.
2021-03-31 17:01:40
175
原创 中缀表达式转后缀表达式
文章目录1 后缀表达式计算结果2 中缀表达式转后缀表达式3 C++代码实现栈的现实应用很多，数学表达式的求值问题就是典型的一个问题。1 后缀表达式计算结果我们把平时所用得标准四则运算表达式，即9+(3-1)*3+10/2叫做中缀表达式，因为所有运算符号都在两个数字之间。而后缀表达式的形式如下：9 3 1 - 3 * + 10 2 / +规则：从左到右遍历表达式的每个数字和符号，遇到是数字就进栈，遇到是符号就将处于栈顶的两个数字出栈，进行运算结果进栈，一直到最终获得结果。步骤：初始化一个
2021-03-24 11:07:14
175
原创 芯片设计流程概述
文章目录1 芯片设计的产业链的六个环节2 数字芯片设计的流程1 芯片设计的产业链的六个环节晶圆厂Foundry，无晶圆设计公司Fabless（只专注设计，没有制造业务的公司或者未拥有芯片制造工厂的IC设计公司），EDA 软件公司（自动化软件生产厂商，为集成电路设计提供软件支持），设计服务软件公司Design Service（主要提供芯片后端设计服务），IP供应商（IP研发成本高，可复用性强），集成设计与制造IDM。Foundry的公司代表有：TSMC、Global Foundry、UMC
2021-02-24 15:51:02
3470
1
翻译 matlab中deconvlucy函数的帮助文档
文章目录语法描述示例输入参数输出参数提示deconvlucyDeblur image using Lucy-Richardson method使用Lucy-Richardson方法对图像进行去模糊语法J = deconvlucy(I,psf)J = deconvlucy(I,psf,iter)J = deconvlucy(I,psf,iter,dampar)J = deconvlucy(I,psf,iter,dampar,weight)J = deconvlucy(I,psf,iter
2021-01-25 20:57:50
2176
1
转载 雷达干扰技术（四）雷达信号处理
参考论文：《杂波环境下雷达信号处理的SystemVue建模与仿真方法研究》，作者：尹园威等雷达工作的电磁环境越来越复杂，充斥着各种杂波、噪声及干扰，如何从回波中提取到有效信息，准确、快速地检测到目标就显的至关重要。为了解决这一问题，各种先进的雷达信号处理技术不断应用于雷达设计中，导致雷达信号处理系统越来越复杂，如何在雷达上合理的应用不同的雷达信号处理技术就成了雷达研制人员必须解决的问题。雷达信号处理是指对观测信号进行分析、变换、综合等处理，具有抑制非期望信号，增强有用信号，估计信号的特征参数或信号模.
2021-01-21 22:05:20
6569
原创 EM算法简述与详述
参考资料：《统计学习方法》，李航著知乎文章：【机器学习】EM——期望最大（非常详细）、人人都懂EM算法文章目录1 简述2 详述2.1 简单的例子2.2 基础知识2.2.1 极大似然估计2.2.2 Jensen不等式2.2.3 期望2.3 EM算法2.3.1 问题引入1 简述EM算法是含有隐变量的概率模型极大似然估计或极大后验概率估计的迭代算法，含有隐变量的概率模型的数据表示为P(Y，Z∣θ)P(Y，Z|\theta)P(Y，Z∣θ)。这里，Y是观测变量的数据，Z是隐变量的数据，θ\the.
2021-01-19 18:24:22
1867
原创 雷达干扰技术（三）DJS干扰波形的产生
文章目录1 DJS压制干扰波形的产生1.1 压制式干扰1.2 DJS压制干扰波形的合成1.2.1 时域合成1.2.2 频域合成2 DJS欺骗干扰波形产生2.1 引言2.1.1 LFM信号波形2.1.2 LFM信号特点2.1.3 LFM的匹配滤波2.2 欺骗性干扰2.2.1 欺骗性干扰原理和分类2.2.2 移频干扰信号1 DJS压制干扰波形的产生1.1 压制式干扰在有源干扰中，我们一般将干扰分为压制和欺骗两种，压制干扰原理是生成噪声或者与噪声相似的信号，混入到雷达回波信号中，最终使雷达接收机后端无法从
2021-01-09 16:50:36
5154
原创 雷达干扰技术（二）数字干扰合成及相关技术
文章目录1 数字干扰合成DJS1.1 定义1.2 两种合成方法1.2.1 第一种方法1.2.2 第二种方法1.3 DJS性能指标2 直接数字频率合成DDS3 数字射频存储（DRFM）本文是学习笔记，参考论文《多目标 DJS 干扰波形的合成技术研究》，作者晁娇。1 数字干扰合成DJSDJS（Digital Jamming Synthesis）数字干扰技术1.1 定义DJS 干扰技术是假设需要同时干扰的每一种信号波形处于同一干扰波束覆盖范围内的情况下，在基带针对性地产生每一路威胁信号的最佳干扰波形
2021-01-08 16:28:51
3401
原创 雷达干扰技术（一）PD雷达的特征
文章目录1 多普勒频率2 PD雷达基本原理和组成3 PD雷达的信号特征1 多普勒频率雷达使用多普勒频率来提取目标的径向速度（距离变化率），以及区分运动和静止目标与物体，例如杂波。多普勒现象描述了由于目标相对于辐射源的运动而引起的入射波形中心频率的偏移。根据目标运动的方向，此频移可能是正的或负的。入射到目标的波形具有以波长 λ\lambdaλ 分隔的等相位波前。接近目标使反射的等相位波前互相更靠近（更小的波长）。相反，离开或后退目标（远离雷达运动）使反射的等相位波前扩展（更大的波长） ，如下图所示。
2021-01-07 11:26:42
8010
原创 一问一答学习计算机组成与设计（五）主存储器
文章目录1 概述1.1 主存的基本组成1.2 主存和 CPU 的联系1.3 主存中存储单元地址的分配1.4 主存的技术指标2 半导体存储芯片简介2.1 半导体存储芯片的基本结构2.2 半导体存储芯片的译码驱动方式3 随机存取存储器（RAM）3.1 静态 RAM (SRAM)3.2 动态 RAM (DRAM)3.3 动态 RAM 和静态 RAM 的比较4 只读存储器（ROM）5 存储器与CPU的连接（重点）5.1存储器容量的扩展5.2 存储器与 CPU 的连接5.2.1 基本方法5.2.2 举例6 存储器的校
2020-12-30 22:22:29
4055
2
原创 一问一答学习计算机组成与设计（四）存储器概述
文章目录1 存储器分类1.1 按存储介质分类1.2 按存取方式分类1.3 按在计算机中的作用分类2 存储器的层次结构2.1 存储器三个主要特性的关系2.2 缓存、主存层次和主存、辅存层次1 存储器分类1.1 按存储介质分类半导体存储器（易失）TTL（集成度低，功耗高，速度快）、MOS（集成度高、功耗低）磁表面存储器磁头、载磁体（磁盘较常见，塑料或合金的表面涂上磁层，磁层上有多个同心圆，每个同心圆为一个磁道，每个磁道中有若个个扇区每个扇区可以保存几百个K到及K个数据）磁芯存储
2020-12-18 10:53:42
264
原创 一问一答学习计算机组成与设计（三）高速缓冲存储器
文章目录1 概述2 Cache-主存的地址映射2.1 直接映射2.2 全相联映射2.3 组相联映射3 替换算法3.1 先进先出 （ FIFO ）算法3.2 近期最少使用（ LRU）算法参考学习平台大学慕课：https://www.icourse163.org/learn/HIT-3090011 概述为什么计算机需要高速存储器？（1）避免CPU“空等”现象；（2）CPU和主存（DRAM）的速度差异。试解释程序访问的局部性原理。时间局部性原理：当前正在使用的指令和数据，在不久的将来，
2020-12-17 21:59:27
503
原创 一问一答学习计算机组成与设计（二）系统总线
文章目录1 概念解释2 常见问题1 概念解释什么是总线？总线是共享的信息传输介质，用于连接若干设备，由一组传输线组成，信息通过这组传输线在设备之间进行传送。总线按其所在的位置，分为片内总线、系统总线、通信总线。什么是信号线复用？信号线复用指同一组线在不同的时刻传送不同的信号，如：数据/地址线复用时，用一组数据线在总线事务的地址阶段传送地址信息，在数据阶段传送数据信息，这样就使得地址和数据通过同一组线进行传输。总线宽度和总线带宽的区别总线中数据线的条数被称为总线的宽度，即总线能同时传
2020-12-15 21:54:14
1456
原创 一问一答学习计算机组成与设计（一）指令：计算机的语言
文章目录一条指令字符串一条指令一条指令中应该有几个地址码字段?fen字符串使用一串ASCII码而不用整数来表示数字。如果用ASCII码表示10亿这个数将用32位整数表示增加多少存储？10亿就是10的9次方，需要使用10位ASCII码表示，每一个ASCII码都是8位长。所以存储将增长到（10*8）/32，即2.5倍。除了存储空间要增加外，用于对这些十进制数字进行加、减、乘、除的硬件设计也是困难的。这些困难解释了为什么计算专家越来越相信使用二进制的计算机是自然的，而偶然出现的十进制计算机
2020-12-09 21:23:41
1008
原创 简述CISC、RISC、RISC-V、MIPS
参考网站：https://my.oschina.net/u/3374461/blog/1930279https://qiaodahai.com/cisc-risc-arm-mips.htmlhttps://blog.csdn.net/qq_41394155/article/details/885957751 CISC和RISCCISC(Complex Instruction Set Computer)，设计思路是用一条指令完成一个复杂的基本功能；RISC(Reduced Instruc.
2020-11-27 18:33:41
7147
1
原创 带超前进位的四位全加器
文章目录1 引入2 原理2.1 简述2.2 详述3 Verilog HDL实现1 引入半加：不考虑来自低位的进位，将1位二进制数相加，称为半加全加：将两个多位二进制数相加时，除了最低位以外，每一位都应考虑来自低位的进位，即：将两个对应的加数和来自低位的进位3个数相加，称为全加。串行进位加法器：把n个全加器按低位的进位输出与高位的进位输入相连的方法连接起来，各位全加器的进位信号以串联形式逐位产生。并行进位加法器：并行进位加法器的所有各位的进位都直接依赖最低位进位C-1，即所有各位的进位可以直接从C
2020-11-23 16:59:55
5886
4
转载 [转载]数字前端后端的区别、以及流程简介
数字前端后端的区别、以及流程简介 下面转自：https://www.cnblogs.com/youngforever/p/3142483.html 前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。 个人理解是： 数字前端以设计架构为起点，以生成可以布局布线的网表为终点；是用设计的电路实现想法； 主要包括：基本的RTL编程和仿真，...
2020-11-20 11:33:37
1719
转载 [学习笔记]操作系统(四)最短工作优先
参考网站：https://www.studytonight.com/operating-system/shortest-job-first文章目录1 概念2 非抢占式SJF2.1 非抢占式SJF的原理2.2 非抢占式SJF的缺点3 抢占式SJF4 实现SJF1 概念最短工作优先调度首先处理突发时间或持续时间最短的过程。这是最大限度地减少等待时间的最佳方法。这在批处理系统中使用。它有两种类型：非抢占式Non Pre-emptive抢占式Pre-emptive要成功实现它.
2020-11-19 19:14:17
1489
转载 [学习笔记]操作系统(三)先到先得调度
参考网站：https://www.studytonight.com文章目录1 概念2 计算平均等待时间3 FCFS调度的一些缺点4 实现FCFS1 概念在"先到先得"调度算法中，如名称所暗示的那样，先到达的过程，首先执行，或者我们可以说，首先请求 CPU 的进程，首先分配 CPU。先到先得，就像FIFO（先出先出）队列数据结构，其中首先添加到队列的数据元素是先离开队列的。这在批处理系统中使用。使用队列数据结构以编程方式轻松理解和实现，其中新进程通过队列尾部进入，调度程序从队列头选择进程。.
2020-11-19 15:55:42
917
转载 [学习笔记]操作系统(二)CPU调度
参考网站：https://www.studytonight.com文章目录1 什么是CPU调度？1.1 概念1.2 CPU调度：调度程序1.3 CPU调度的类型1.3.1 非抢占式调度1.3.2 抢占式调度1.4 CPU调度：调度标准1.5 调度算法1 什么是CPU调度？1.1 概念CPU调度是一种进程，由于诸如I / O等任何资源的不可用，该进程允许一个进程使用CPU，而另一个进程的执行处于暂停状态（处于等待状态），从而充分利用CPU。CPU调度的目的是使系统高效，快速且公平。每当CPU闲置.
2020-11-15 17:37:08
439
转载 [学习笔记]操作系统(一)进程与进程调度
参考网站：https://www.studytonight.com文章目录1 什么是进程1.1 概念1.2 不同的进程状态1.3 进程控制块2 什么是进程的调度2.1 概念2.2 什么是进程队列2.3 调度程序的类型2.4 进程的操作2.4.1 进程的创建2.4.2 进程终止1 什么是进程1.1 概念进程是正在执行的程序。流程与程序代码不同，但远不止于此。与被认为是“被动”实体的程序相比，过程是“主动”实体。进程拥有的属性包括硬件状态，内存，CPU等。进程存储器分为四个部分，以提高工作效率：.
2020-11-15 16:31:29
577
原创 [学习笔记]走进CORDIC算法的世界（理论）
目录1 算法简介1.1 什么是CORDIC1.2 为什么要用这个算法2 算法原理2.1 伪旋转2.2 CORDIC方法2.3 角度累加器2.4 移位-加法算法2.5 伸缩因子2.6 旋转模式2.7 向量模式2.8 三种Mode及对比1 算法简介1.1 什么是CORDIC它是一种坐标数字计算的方法，这个方法在1959年被提出，主要用于三角函数、双曲线、指数、对数的计算。该算法通过基本的加和移位运算代替乘法运算，使得矢量的旋转和定向的计算不再需要三角函数、乘法、开方、反三角、指数等函数。1.2 为什么
2020-10-27 19:04:34
1371
2
原创 HDLBits-Circuits学习小结（十）有限状态机终章（Q8~Q2b）
目录1 设计一个Mealy型的有限状态机2 Serial 2's complementer2.1 Serial 2's complementer(Moore)2.2 Serial two's complementer(Mealy FSM)1 设计一个Mealy型的有限状态机实现一个 mealy 类型的有限状态机，它可以识别输入信号 x 上的序列“101”。当检测到“101”序列时，FSM 应该有一个输出信号 z，这个信号被断言为逻辑 -1。您的 FSM 还应该有一个活动-低异步复位。在状态机中可能只有
2020-10-25 22:01:17
917
转载 Verilog时钟分频模块设计
目录1 偶分频模块2 奇分频模块3 任意占空比的任意分频转载自https://blog.csdn.net/moon9999/article/details/75020355/1 偶分频模块偶分频模块设计较为简单，首先确定分频系数M和计数器值N：M=时钟输入频率时钟输出频率 M = \frac{时钟输入频率}{时钟输出频率} M=时钟输出频率时钟输入频率 N=M2 N = \frac{M}{2} N=2M若输入时钟是50Mhz，输出时钟是1hz，则M=50_000_000，N=25_0
2020-10-20 15:48:32
12203
原创 HDLBits-Circuits学习小结（九）有限状态机进阶(Serial receiver、sequence recognition)
目录1 串行通信1.1 serial receiver1.2 serial receiver and datapath1.3 serial receiver with parity checking2 sequence recognition1 串行通信1.1 serial receiver在许多（较旧的）串行通信协议中，每个数据字节都与起始位和停止位一起发送，以帮助接收器从位流中分隔字节。一种常见的方案是使用一个起始位（0），8个数据位和1个停止位（1）。当没有任何传输（空闲）时，线路也处于逻辑1
2020-10-16 18:21:45
682
原创 HDLBits-Circuits学习小结（八）有限状态机进阶(Lemmings、Onehot FSM、PS/2 packet parser)
目录1 旅鼠游戏1.1 Lemmings11.2 Lemmings21.3 Lemmings31.4 Lemmings42 onehot FSM1 旅鼠游戏Lemmings游戏涉及具有简单大脑的生物。 如此简单以至于我们将使用有限状态机对其进行建模。在Lemmings的2D世界中，Lemmings可以处于以下两种状态之一：向左行走或向右行走。 如果碰到障碍物，它将切换方向。特别是，如果Lemmings在左侧发生碰撞，它将向右行走。 如果它撞到右边，它将向左走。 如果同时在两侧碰撞，它将仍然会切换方向。
2020-10-15 12:24:20
1047
原创 HDLBits-Circuits学习小结（七）有限状态机基础(simple FSM、design a moore FSM)
目录1 简单的状态机2 简单的状态机----状态转换表3 简单的状态机----应用1 简单的状态机这是一个Moore型状态机，有两个状态，一个输入，一个输出。实现此状态机。注意重置状态是B。solution:module top_module( input clk, input areset, // Asynchronous reset to state B input in, output out);// parameter A=0, B=
2020-10-14 16:54:57
1453
1
原创 [学习笔记]Verilog HDL实现有限状态机
目录1 什么是有限状态机2 FSM的种类和不同点3 设计举例1 什么是有限状态机有限状态机是由寄存器组和组合逻辑构成的硬件时序电路；其状态（即由寄存器组的1和0的组合状态所构成的有限个状态），只能在同一时钟跳变沿的情况下，才能从一个状态转向另一个状态；究竟转向哪一个状态，不但取决于各个输入值，还取决于当前的状态。状态机可用于产生在时钟跳变沿时刻开关的复杂的控制逻辑，是数字逻辑的控制核心。2 FSM的种类和不同点3 设计举例状态转换图三要素：当前的状态转移的条件转移的结果表
2020-10-13 20:50:49
1362
原创 [学习笔记]时钟同步状态机的设计流程
目录1 理论2 举例说明2.1 状态转移图2.2 状态转移表2.3 卡诺图化简2.4 判断是否有自启动3 用Verilog HDL实现序列发生器4 仿真1 理论时序电路的设计就是已知命题，设计出完成该命题的电路，时钟同步状态机的设计过程大致可以分为以下几个步骤：根据题目要求，构造原始的状态图或构造原始的状态表；构建状态转移表，进行状态化简；根据状态转移表画卡诺图求解，求出电路的状态方程、激励方程和输出方程；若有未用的状态还需要判断状态是否自启动，若不能自启动需要修改状态转移表；用HDL语言描
2020-10-13 18:30:56
2355
原创 数字系统设计的实验（一）设计一个电子钟
目录1 要求2 思路3 数码管显示4 产生1秒时钟脉冲的部分5 各个数码管达到复位的条件6 完整的代码7 仿真1 要求内容：试用Verilog HDL语言设计一个电子钟，具体要求为用四个数码管（Hex[3],Hex[2],Hex[1],Hex[0]）分别显示分和秒复位时，显示“00.00”先做仿真，然后电路测试。2 思路（1）首先设计一个数码管的显示模块，对每一个输出的值都能在数码管上显示出来。实际上就是设计一个译码器，用来显示0~9共10个字符；（2）然后考虑1秒的产生，也即是1Hz
2020-10-12 21:57:10
1869
原创 HDLBits-Circuits学习小结（六）移位寄存器(shift registers)
目录1 简单的移位寄存器1.1 构建一个4位移位寄存器1.2 构建一个100位的左/右旋转器1.3 建立一个64位算术移位寄存器2 线性反馈移位寄存器（重要）2.1 构建5位最大长度的Galois LFSR2.2 LFSR的示例2.3 构建32位Galois LFSR2.4 移位寄存器电路的实现2.5 设计一个用于8x1存储器的电路1 简单的移位寄存器1.1 构建一个4位移位寄存器构建一个4位移位寄存器（右移位），具有异步置位、同步置数和使能。areset：将移位寄存器置零。load：用data
2020-10-11 21:12:11
3282
1
原创 HDLBits-Circuits学习小结（五）计数器(counters)
目录1 简单的计数器1.1 二进制、十进制计数器1.2 可以暂停的计数器2 较为复杂的计数器2.1 从1计数到12的计数器1 简单的计数器1.1 二进制、十进制计数器构建一个4位二进制计数器，其计数范围从0到15（包括0和15），周期为16。置位输入是同步的，应该将计数器重置为0。solution:module top_module ( input clk, input reset, // Synchronous active-high reset outp
2020-10-11 11:53:08
2502
原创 HDLBits-Circuits学习小结（四）D触发器(latches and flip-flops)
目录1 D触发器基础1.1 创建D触发器1.2 D触发器与复位功能2 D触发器进阶2.1 创建有特定功能的D触发器2.2 D锁存器3 D触发器与门电路的各种操作1 D触发器基础1.1 创建D触发器D触发器是一种存储位的电路，并在时钟信号的（通常）上升沿定期进行更新。当使用clocked always block时，D触发器由逻辑合成器创建。D触发器是“组合逻辑后跟触发器的blob”的最简单形式，其中组合逻辑部分只是一条线。创建一个D触发器solution:module top_modul
2020-10-09 21:48:15
4332
4
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人