ethernet phy 芯片需要 interrupt pin吗

最新推荐文章于 2023-07-21 11:03:36 发布
最新推荐文章于 2023-07-21 11:03:36 发布
阅读量889 收藏 3
点赞数 2
分类专栏： # Linux 驱动 嵌入式 文章标签： phy
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Adrian503/article/details/110859787
版权

     我们的几款产品中使用比较多的几款芯片有microchip 的 KSZ8041 , TI 的TLK110PT ,  DP83848K 等芯片，我发现 PHY 芯片的 interrupt pin 基本没有用到，这是为什么呢？

我们知道，为了数据收发的效率，网卡的工作原理会采用轮询加中断的方式，大数据量通信时，采用轮询，小数据量通信时，采用中断，中断的功能肯定是要用到的。

KSZ8041的datasheet 是这样说的

下面是dp83822i的

、

下面是 TLK110的

总的来说  这个pin 是可选的，中断的状态的更新通过寄存器就可以了

Adrian503
关注
  • 2
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
phy芯片的直连
07-26
在进行phy芯片设计的过程中，一般我们是通过隔离变压器来进行连接的，如果在一块板子上面，有两个phy芯片，为了节省PCB的空间，他们直接进行连接的话，那要怎么设计呢。本资源描述了PHY芯片的传输信号的基本原理（物理层），以及PHY芯片直连的推导。
常见PHY芯片品牌介绍.doc
12-06
常见PHY芯片品牌介绍.doc
TI推出下一代PCI Express PHY芯片
12-02
TI公司推出其第三代分立PCI Express物理层(PHY)芯片。此款芯片可为设计者提供灵活性，并节省空间。其目标应用为与ASIC和PC插入卡、通信、测试设备、服务器及其它嵌入系统中的低成本FPGA的接口。  　　这种新的PHY符合PCI Express 1.1标准要求，对于和其它PCI Express应用的互操作性而言至关重要。新器件基于TI已验证过的芯片，以及当前采用的PCI Express 1394a和PCI Express桥技术。  　　TI PCI Express PHY提供8位和16位两种接口而给PCB设计师提供了灵活性，接口还是基于Intel的PCI Express (PIPE
INTx中断机制源码分析
jia_weihui的博客
02-09 861
因为发生legacy中断时，rockchip_pcie_legacy_int_handler函数要进一步分辨发生的是INTA还是INTB、INTC、INTD中断，然后处理。PCIe设备在硬件信息里表明自己可以发出哪个中断，比如INTA、INTB、INTC或INTD，这个中断要转换为中断号，我们编写的软件才可以为它注册中断处理函数。在这样一个速食的时代，坚持做自己，慢下来，潜心琢磨，心怀敬畏，领悟知识，才能向下扎到根，向上捅破天，背着世界往前行！为什么legacy中断的函数，不是使用。
深入理解以太网PHY自协商及调试心得
weixin_46257448的博客
04-27 1640
1．以太网口的两端工作模式（10M半双工、10M全双工、100M半双工、100M全双工、自协商）必须设置一致。2．如果一端是固定模式(无论是10M、100M)，另外一端是自协商模式，即便能够协商成功，自协商的那一端也将只能工作在半双工模式。3．如果一端工作在全双工模式，另外一端工作在半双工模式(包括自协商出来的半双工，也一样处理)，Ping是没有问题的，流量小的时候也没有任何问题，流量达到约15%以上时，就会出现冲突、错包，最终影响了工作性能！
Linux: 以太网 PHY 驱动简析
JiMoKuangXiangQu的专栏
03-18 4193
linux，以太网，PHY驱动
设备树 phy节点 使用说明
HongDaYu的搬砖之路
10-09 7474
PHY nodes Required properties: - interrupts : interrupt specifier for the sole interrupt. - reg : The ID number for the phy, usually a small integer Optional Properties: - compatible: Compatible list, may contain "ethernet-phy-ieee802.3-c22" or "et
以太网详解二
肥嘟嘟的左卫门
09-15 4604
结构   从硬件的角度看，以太网接口电路主要由MAC（Media Access Control）控制器和物理层接口PHY（Physical Layer，PHY）两大部分构成。如下图所示   但是，在实际的设计中，以上三部分并不一定独立分开的。 由于，PHY整合了大量模拟硬件，而MAC是典型的全数字器件。考虑到芯片面积及模拟/数字混合架构的原因，通常，将MAC集成进微控制器而将PHY留在片外。更灵活、密度更高的芯片技术已经可以实现MAC和PHY的单芯片整合。可分为下列几种类型: CPU集成MAC与PHY。
Ambarella Ethernet PHY rtl9000 Linux driver 调试
Eliot_shao的专栏
11-05 6976
Ambarella Ethernet PHY rtl9000 Linux driver 调试 记录在ambarella CV22平台 调试rtl9000 phy驱动。 rtl9000 工作原理 如图，PHY使用标准的mac和phy的接口，rtl9000支持rgmii/rmii/mii和mdio/mdc接口，还有reset和外部供电，外部晶振接口。 另外硬件上还需要配置rtl9000的add...
PHY驱动调试之 --- PHY控制器驱动(二)
乐于分享
06-07 2624
linux phy
1588_1588_PHY芯片直连指导_
09-30
PHY芯片直连的说明
两个PHY芯片直连
07-17
两个PHY芯片不通过隔离变压器直接连接。
Linux 网络驱动-MAC、PHY层驱动框架(三)
wanglei_11的博客
04-07 4478
Linux 网络驱动-MAC、PHY层驱动框架(三)
网卡收发包系统结构收发包流程，tcp/ip协议，socket套接字缓冲区，滑动窗口，mtu/mss
weixin_42224577的博客
07-21 2341
TCP为什么是三次握手，而不是两次或者四次的解析“已失效的连接请求报文段”的产生在这样一种情况下：client发出的第一个连接请求报文段并没有丢失，而是在某个网络结点长时间的滞留了，以致延误到连接释放以后的某个时间才到达server。本来这是一个早已失效的报文段。但server收到此失效的连接请求报文段后，就误认为是client再次发出的一个新的连接请求。于是就向client发出确认报文段，同意建立连接。假设不采用“三次握手”，那么只要server发出确认，新的连接就建立了。
linux中断机制
kerphy的专栏
02-16 370
80x86采用了8259A可编程中断控制器芯片，每个这种芯片可以管理8个中断，通过级联最多可以管理64个中断。 80x86支持256个中断，每个中断向量表需要4字节组成，因此整个中断向量表需要1KB，而且他们必须放在0x00000000处。 linux内核中，中断分为硬件中断和软中断。每个中断都由0~255中的一个数来标志。前32个中断号被intel保留，属于软中断，即所谓的程序异常。 li
嵌入式学习笔记
szxhcljyjsjdff的博客
02-08 578
学习朱友鹏嵌入式视频课的笔记以及课件记录
Linux ARM平台开发系列讲解（网络篇）1.8 PHY中断机制分析
DSMGUOGUO的博客
06-22 754
在函数里面， 从获得， 所以如果希望设备跟中断联系起来，需要在里面为赋值 2. net_device的和phy_device何时关联到一起 的函数通常会调用函数将的和关联到一起。以为例，函数调用的顺序为：-> -> -> -> -> 在函数中，调用了,如下： 这里主要是将总线在时，已经调用函数创建了, 并且把这个注册到总线上了，此处从总线上找到名称为的. 将与建立起联系。在中会有对的初始化 4. phy_device和phy_driver建立的关键 在上述中，提到了，它主要是对和进行连接，其中，调用了
ethernet phy 的 strap pin 电阻值的确定
只有自己觉到悟到的，才是自己的。
02-04 2970
事情是这样的，我们，替换了原来的 microchip 的 ksz8041 ，使用了一颗更便宜的TI phy 芯片 dp83822i ，硬件设备上使用相同的两个 phy , 一个通信正常，LED 显示也正常，另一个通信不正常，LED显示也不正常。硬件工程师查了图，看两颗芯片外围电路是一样的， 那做过嵌入式软件工程师的都知道，驱动一般都是通用的，一般不会区分对待两个phy, 那这就很奇怪了。。。。。 来吧，搞，一探究竟！ 先看下我们期望的配置 RMII 模式（由参考时钟决定） ...
串口通信丢包分析
热门推荐
只有自己觉到悟到的，才是自己的。
09-15 1万+
RS232/RS422/RS485 异步通信通常使用一个UART 来发送和接受数据，用UART 芯片来控制串口的传输。UART芯片内部有一个FIFO缓冲区，用于存储软件驱动程序的输入数据。 FIFO的大小为1、16、64或128个字节，具体取决于UART类型。 FIFO用于通过缓冲数据来提高两个串行端口之间的通信吞吐量。接收和发送FIFO是独立的。 数据流向 （RX） 外部的串口设备-------> UART芯片的FIFO，FIFO数据到达trigger level ，触发中断-...
ethernet phy芯片
最新发布
11-11
Ethernet PHY芯片是一种用于实现以太网物理层功能的集成电路芯片。它通常用于连接计算机或其他网络设备与以太网网络之间的通信。PHY芯片内部集成了一系列的功能模块，包括接口电路、时钟管理、媒体访问控制（MAC）和...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值