一。74ls161 引脚图
1./RD:为清零端,低电平有效。
2.CP:为时钟脉冲输入端,上升沿有效。
3.A0~A3:为输入(预置)端,可预置任意一个4位二进制数。
4.EP,ET为为计数控制端,两脚同时为高电平时芯片计数;任意一脚为低电平时计数器保持原数据。
5.LD'为并行(寄存器)启用控制端,低电平有效。
6.Q0~Q3为数据输出端。
7.RCO为进位输出端(满16进一),高电平有效。
二。74ls161 功能图
三。protues用法
1.ENP,ENT,LOAD,MR接电源(高电平)
2.CLK接时钟信号,最高36M,74ls161 根据这个时钟节拍计数。(其他看功能图)