数字逻辑标准及接口技术

数字逻辑标准及接口技术

2007-01-09 19:46

我们知道，0和1是数字世界的两个基本元素，在数字电路中它们由特定范围的高低电平来表示。数字电路发展的早期，绝大多数数字器件都采用TTL和CMOS数字逻辑标准。近几年，产生了许多针对不同应用的低压、高速的数字逻辑标准，例如LVTTL、LVCMOS、LVDS、HSTL、SSTL、LVPECL等。 实际应用中共有二三十种数字逻辑信号标准，根据其物理连接特性不同，可以划分为单端逻辑信号、单端差分逻辑信号和差分逻辑信号三大类。在对它们详细介绍之前，我们首先了解一下数字逻辑信号的几个重要专业术语。      a. 门限电压（VTH ）  --      -顾名思义，VTH为逻辑状态高或低转换的门限电压，在逻辑器件中，当信号电压高于VTH 为逻辑高，反之则为逻辑低，通常VTH为电源电压的1/2。  ---  b. 输出高电平（VOH）和输出低电平（VOL）  ---     确切地说VOH应该为逻辑器件输出高电平的下限，VOL为输出低电平的上限。通常在VOH和VOL之间有一个电压缓冲区，这样在实际电路中输出逻辑信号迭加噪声后，就不会导致对逻辑状态的错误判断。  ---  c. 输入高电平（VIH）和输入低电平（VIL）  ---     VIH为输入高电平的下限，VIL为输入低电平的上限。 在许多数字系统中，前一个逻辑器件的输出就是后一个逻辑器件的输入，所以必须满足VOH>VIH、VOL< VIL，否则就会出现逻辑状态判断错误。另外，它们之间的差值称为噪声容限，外部叠加的噪声应小于噪声容限，否则也会出现逻辑状态判断错误。  单端数字逻辑信号  ---单端信号是两个逻辑器件互连最基本的方法，它只需要一条连线来实现逻辑信号传输。另外，它也可以实现单端发送、差分接收的连接方式，这时差分接收器的另外一个输入端提供参考接地电平，即图4中的VREF接地。-单端信号连接的数字逻辑标准主要有TTL、CMOS、LVTTL、LVCMOS、PCI等，它们的主要性能参数如表1所示。  ---(1) 注意：信号的传输带宽是一个粗略的估算值，因为器件工艺、连线长度、PCB走线方式和应用环境都会对实际传输带宽造成影响。   单端差分逻辑信号  ---单端差分信号指的是信号单端发送、差分接收的一种信号传输方式。差分接收器的两个输入端，一个接收信号，另一个提供参考电平VREF。VREF是用来设置接收器的门限电压，其大小通常为单端驱动器输出电压VDDO的1/2。相对单端信号，单端差分信号是通过降低传输信号的电平幅度，来加快晶体管的转换速度，从而提高传输带宽。  ---图6为HSTL-I单端差分信号的实际参数和信号波形图，其中单端驱动器输出电压VDDO=1.5V；门限电压VTH = VREF=1/2 VDDO=0.75V；VIL= VREF - 0.1V 、VIH= VREF + 0.1V。  ---除了HSTL-I单端差分逻辑标准外，另外一个常见的标准是美国Cypress的1.8V HSTL，也称eHSTL，其性能参数如表2所示。  差分逻辑信号  ---如图7所示，差分信号是通过一对单端信号线进行传输，两条线上的信号相同，但相位相差为180°。  ---从信号传输原理看，差分信号的电平幅度比单端差分信号更低；此外，如图8，差分信号接收端VDIFF=VOH-VOL，这样可以抵消实际传输过程中迭加在两个单端信号上的共模噪声，更好地保持了信号的完整性，降低了信号整体噪声， 从而实现更高的带宽。  ---常见的差分逻辑信号标准有LVDS、SSTL、ECL、PECL等，它们的具体性能参数如表3所示。  应用  ---可以说，任何一种新的数字逻辑信号标准的产生，都是实际应用需要驱动的结果，每一种标准都有各自的特点及应用环境。  ---a. TTL、CMOS系列是应用最广泛的数字逻辑标准，被数字逻辑器件厂商普遍采用；  ---b. 时钟驱动器件、SRAM、DDR SRAM 等存储器件基本都采用HSTL标准；  ---d. SSTL系列是由IBM、Hitachi等公司发起的，主要用于PC内存模快上；  ---e. PECL系列是Motorola 公司发明的，广泛应用于精度较高的时钟器件；