- 博客(3)
- 收藏
- 关注
RSS订阅原创 Vivado完成综合后从总网表中导出指定子模块网表
工程导入.edn网表后，点击切换到“Compile Order”窗口，将对应带.edn网表从“Utility Sources”手动拖进“Design Sources”栏里，否则综合时依旧会识别不到网表。提供给客户的总网表内存在子模块黑盒（例如Xilinx官方的RAM等IP核），自己这边再综合一次完整版的网表非常耗时，只能从现有总网表中提取黑盒模块网表提供给客户进行填充。注意：如果总网表提供方的vivado版本跟自己的不一样，一些IP的网表文件名可能不一样。注意：子模块路径是例化名路径，而不是模块名路径。
2024-12-19 17:36:52
569
原创 RTL8211EG以太网PHY芯片百兆MII接口使用记录
实际会有个奇怪现象：FPGA的以太网与电脑连接并上电后电脑显示网线已拔除，烧入MAC逻辑后对PHY复位一下后就能连接上并识别出百兆以太网，实际MII通讯正常。想用MII接口，必须在GMII模式下把速度配成百兆/十兆模式，否则依旧会采用8位数据格式收发。当前启用MII接口的方式是把AN0管脚下拉，AN1管脚上拉，硬件上配置为百兆。必须配置成GMII模式。
2024-12-12 18:44:18
388
原创 Vivado 使用XDMA连接PCIE不识别设备，可以尝试更换语言版本
相同的结构和配置，自己做的工程版本烧入板卡后主机识别不到设备，一个前辈留下来的版本就没问题。所有的地方都比对过，唯一有差异的地方是Vivado工程设置里的Target language不一样。该问题貌似跟FPGA型号有关，目前发现就7k325t存在这问题，手上的其他Xilinx芯片板子没出现！能用的版本使用的是VHDL语言。照着更换语言后板卡识别正常！Vivado版本：2018.3、2019.1、2019.2。
2024-11-22 11:10:15
473
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人