【PCIe 5.0 - 1】PCIe Link属性

PCI Express Link

PCI Express Link的主要Link属性是：

• Link - PCI Express 链路由两组单向差分链路组成，实现为发送对和接收对。使用编码方案嵌入数据时钟以实现非常高的数据速率。
• 信号速率 - 初始化后，每个链路只能在支持的信号级别上运行。

第一代PCI Express技术，只定义了一个信号速率，它提供了有效的 2.5 Gigabits/second/Lane/direction的原始带宽。

第二代PCI Express技术，提供了有效的 5.0 Gigabits/second/Lane/direction的原始带宽。

第三代PCI Express技术，提供了有效的 8.0 Gigabits/second/Lane/direction的原始带宽。

第四代PCI Express技术，提供了有效的 16.0 Gigabits/second/Lane/direction的原始带宽。

第五代PCI Express技术，提供了有效的 32.0 Gigabits/second/Lane/direction的原始带宽。

• Lanes - 一个Link必须至少支持一个 Lane，每个 Lane 代表一组差分信号对（一对用于传输，一对用于接收）。 为了扩展带宽，一个Link可以聚合多个由 xN 表示的通道，其中 N 可以是任何支持的Link宽度。 以 2.5 GT/s 数据速率运行的 x8 Link表示每个方向上原始带宽的总带宽为 20 Gib/s。本规范描述了 x1、x2、x4、x8、x12、x16 和 x32 Lane宽的操作。
• 初始化 - 在硬件初始化过程中，每个 PCIe Link是在Link两端的两个代理协商Lane宽和操作频率后设置的。 不涉及固件或操作系统软件。
• 对称性 - 每个Link必须在每个方向支持对称数量的Lanes，即 x16 Link表示每个方向有 16 个差分信号对。