hdlbits 报错求助|Lemmings2

酱油瓶_

已于 2023-01-31 23:28:18 修改

阅读量248

点赞数

文章标签： fpga开发

于 2023-01-29 22:13:49 首次发布

本文链接：https://blog.csdn.net/B_yryous/article/details/128794763

版权

博主分享了在FPGA开发过程中遇到的hdlbits错误，问题主要出现在case语句中的阻塞与非阻塞赋值。通过调整代码结构解决了部分问题，但后续加入新阶段后，错误再次出现。通过Quartus II的Signal Tap II观察，发现dir信号在特定条件下未正确执行。更新部分展示了实验板上的管脚状态和dir值的变化，表明dir值的设定存在异常。

摘要由CSDN通过智能技术生成

问题已解决，经验总结。

1.将case中if结构中的dir提出会解决对应问题

2.哪怕always中是顺序执行，两行阻塞赋值亦或是非阻塞赋值，无法完成在stm32中真正两行顺序赋值，最终赋值结果有概率出错

--------------------------------------------------------------------------------------------------------------------------------

有关总结提问：在2完成的基础上加入新的阶段，2中采用的改进失效，错误类型相同，为什么呢

--------------------------------------------------------------------------------------------------------------------------------

module top_module(
    input clk,
    input areset,    // Freshly brainwashed Lemmings walk left.
    input bump_left,
    input bump_right,
    input ground,
    output walk_left,
    output walk_right,
    output aaah ); 

    // parameter LEFT=0, RIGHT=1, ...
    reg[1:0] state, next_state;
    reg dir;
	parameter left = 2'b0,right = 2'b01,fall = 2'b10;
    
    // State transition logic
    always @(*) begin
        case(state)