vivado中design with ip相比于ise感觉还是改进了。
首先我们简单介绍一下vivado中design with ip的设计过程:
(1)打开IP Catlog定制自己的IP设计,比如这里我们选择Standard Bus Interface-PCI Express-7 Series Integrated Block for PCIE,然后右键Customize IP,就会出现一个定制IP的界面:
我们根据需要配置就行,接着我们就要产生对应IP的输出文件了,这里输出文件这有很多值得注意的地方。
首先,选择是否Using Core Container,这个设置是在Tool-Project Settings-IP里,Core Container作用是把IP生成的各种文件打包成一个文件存储,等到使用使用IP模块的时候再从.xcix中解析出来就行;如果不使用Core Container,那么最后IP的输出文件各个独立出来,存储也是分开存储。但是不论是不是用Core Container,vivado工程中显示的IP核的结构都是没有什么区别的:
然后,就是生成IP输出文件注意的地方,是选择Global还是Out of context per IP: