为更好地研究和学习时间敏感网络技术,湖南华芯通实现了基于FPGA的全硬件“芯准”AS6802时间同步原型系统,并建立了验证环境,深入分析和验证了AS6802的时间同步特性。
现将推出系列文章,对芯准AS6802时间同步原型系统进行详细介绍。
芯准AS6802开源原型系统
一、AS6802时间同步节点总体架构
AS6802时间同步节点采用FPGA纯硬件实现,总体实现架构如图1所示。
![](https://img-blog.csdnimg.cn/20200618112000283.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0MyQ09NTQ==,size_16,color_FFFFFF,t_70)
核心功能组件包括:
AS6802Core:根据AS6802规范实现的时间同步逻辑;
AS6802Conf&#x