DC-DC降压芯片是否有输入输出压差范围要求？

在LDO应用中，会有一个输入输出压差范围的概念，如AMS1117，压差Dropout Voltage的典型值为1.1V，即：输入至少比输出高1.1V的压降才能支持所需要的输出。

在之前写过的一篇文章《LDO与DC-DC 的入门理解》中，我们可以了解到LDO是靠内部电路分压达到降压输出，而DC-DC则是通过“断续的供给”达到降压输出。那么，DC-DC降压电路输入和输出是否需要压差呢？思考一个场景：某款Buck芯片自身工作电压范围为2.7-5.5V，现需要该芯片输出3.3V/2A。当正常输入5V时，该芯片可满载输出3.3V，当输入电压只有3.5V时，该芯片是否还能正常输出3.3V/2A呢？

该问题本质其实是DC-DC降压电路中，在输入输出规格内，芯片占空比是否受限、导通损耗的问题。理论上，但芯片的开关周期达到100%时，DC-DC其实是一个“直通”状态，即输出电压等于输入电压，当然，真实的应用中，芯片的占空比不会达到完整的100%，而且由于芯片里集成或外置的MOSFET的导通内阻以及输出电感上Rdc，实际输出电压与输入电压之间会有一个压差。

以JW5092为例，输入4.7V时，可输出3.3V/2A，但当输入为4.0V的时候，是否还能满载输出？

首先，根据能量守恒，我们可知(Vin-Vout)*ton=Vout*toff，由此

Vout = Vin * D，D为开关周期中，“开”的占空比。

考虑，MOS管导通内阻Rds、电感内阻RL，可得：

Vout = Vin * D- Iout x (Rds(ON) + RL)

查看规格书——

当Vin = 4V时，若输出2A，暂时忽略电感选型上的内阻差异，则：

由此可知，此时该当输入为4.0V的时候，JW5092无法满载输出3.3V/2A

所以DC-DC降压电路中，实际输出电压要等于输入电压减去Buck芯片里集成或外置的MOSFET的Rds(on)以及输出电感的Rdc上产生的压降，包括由于占空比受限导致的无法满载输出。带载越重，输出电压越低。当你的输入输出压差范围很小，但仍然需要满载输出时，请考虑号称可达100%占空比的芯片！

—推荐阅读—

电路分析

可控硅设计经验分享

LDO与DC-DC入门理解

“反激变压器”其实是电感

NFC芯片选型及基本电路框

为什么锂离子电池充电需要3个阶段

一个恒流输出电源传导、辐射超标解决案例

工艺制程

警惕！CAF效应导致PCB漏电

AltiumDesigner热焊盘敷铜设置技巧

对于“工业设计之美”评审与决策的一点认知

隐秘的角落：SMT过炉速度不当带来的质量隐患

测试分析

浅谈4款低功耗电流测试“神器”

芯片失效分析，你可以怎么办？

示波器测试市电电路意外“炸机”？

算法思维

用数据思维看事实

增量式PID公式的4点疑问和理解

器件选型

干电池漏液分析

直流电机选型要点

浅析继电器触点粘连问题

切勿忽视晶振的选型设计

浅析电容式触摸感应原理与类型

原创不易，

如果我的文字对你有所启发或帮助，

还请“点赞、收藏、转发”三连！