唐僧大官人的考研笔记——计算机组成原理（day06）第四章 存储器

3.5.3 总线通信控制

众多部件共享总线，在争夺总线使用权时，按优先等级解决。在通信时间上，分时处理。即以获得总线使用权的先后顺序分时占用总线。
通常将完成一次总线操作的时间称为总线周期，分为四个阶段：
（1）申请分配阶段：由需要使用总线的主设备提出申请，经总线仲裁机构决定下一传输周期的总线使用权授予某一申请者。
（2）寻址阶段：取得了使用权的主设备通过总线发出本次要访问的从设备的地址及相关命令，启动参与本次传输的从设备。
（3）传输阶段：主模块和从模块进行数据交换，数据由源模块发出，经数据总线进入目的模块。
（4）结束阶段：主模块的相关信息均从系统总线上撤除，让出总线使用权。
总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及双方如何协调和配合。（说白了总线判优控制解决谁去使用总线，总线通信控制解决什么时候使用总线）
总线通信控制的四种方式：

1. 同步通信
   通信双方由统一时标控制数据传送称为同步通信。时标通常由CPU的总线控制部件发出，送到总线上的所有部件。也可以由每个部件各自的时序发生器发出，但必须由总线控制部件发出的时钟信号对它们进行同步。
   通常用于总线长度较短，各部件存取时间比较一致的场合。总线传输周期越短，数据线位数越多，总线的数据传输率越高。
   优点：规定明确，统一，模块间的配合简单一致。
   缺点：主从模块时间配合属于强制性同步，必须在限定时间内完成规定的要求。并且对所有从模块都用同一限时，对不同速度的部件必须按照最慢速度的部件来设计公共时钟，严重影响工作效率。
2. 异步通信
   允许模块速度的不一致性，没有公共时钟标准，不要求所有部件严格的统一操作时间。
   采用应答方式（握手），当主模块发出请求，一直等待从模块反馈回来响应信号后，才开始通信。需要主从模块之间增加两条应答线。
   三种方式：
   （1）不互锁方式
   主模块发出请求不必等待接到从模块的回答信号。而是经过一段时间，确认从模块已收到请求信号后，便撤销请求信号。从模块接到请求信号后，在条件允许时发出回答信号，并且经过一段时间确认主模块已收到回答信号，自动撤销回答信号。
   例如：CPU向主存写信息，先给出地址、写命令和写入数据，采用不互锁。
   （2） 半互锁方式
   主模块发出请求信号，必须等待接到从模块的回答信号后再撤销请求信号。从模块不互锁（就是跟不互锁方式一样骚操作）。
   例如：多机系统中，某个CPU需访问共享存储器时，CPU发出访存命令后，必须受到存储器未被占用的回答信号，才能真正进行访存操作。
   （3） 全互锁方式
   主模块和从模块都互锁。
   例如：在网络通信中，通信双方采用全互锁方式。
3. 半同步通信
   既保留了同步通信的基本特点，所有的地址、命令、数据信号的发出时间都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别；同时又像异步通信那样，允许不同速度的模块工作。需要增设等待响应信号线，采用插入时钟周期的措施来协调通信双方的配合问题。
4. 分离式通信
   对系统总线而言，从模块内部读数据过程并无实质性的信息传输，总线处于空闲等待状态。为充分利用总线，提出分离式的通信。
   基本思想：将一个传输周期分解为两个子周期，第一个子周期内，主模块A在使用完总线后，立即放弃总线使用权，由其他模块使用，在第二个子周期内，B模块将数据准备好之后，申请总线使用权，获准后，使用总线向A发送。
   （相当于每个模块都变成主模块，要用申请，用完就放）
   控制比较复杂，一般用于大型计算机系统，在普通微型计算机系统很少采用。
   特点：
   （1） 各模块要占用总线使用权都必须提出申请
   （2） 在得到总线使用权后，主模块在限定的时间内向对方传送信息，采用同步方式传送，不在等待对方的回答信号
   （3） 各模块在准备数据的过程中都不占用总线，使总线可接受其他模块的请求
   （4） 总线被占用时都在做有效工作

第四章 存储器

4.1 概述

4.1.1 存储器分类

存储器是计算机系统中的记忆设备，用来存放程序和数据。IO设备与存储器直接存取方式（DMA）

1. 按存储介质分类
   存储介质指能寄存0,1两种代码并能区别两种状态的物质或元器件。
   （1）半导体存储器
   存储元件由半导体器件组成的存储器称为半导体存储器。半导体存储器用超大规模集成电路制成芯片。
   优点：体积小，功耗低，存取时间短，
   缺点：电源消失，所存信息也丢失
   双极性（TTL）半导体存储器：高速；MOS半导体存储器（广泛使用）：高集成度，制造简单，成本低廉，功耗小
   （2）磁表面存储器
   在金属或塑料基体的表面涂一层磁性材料作为记录介质，工作时磁层随磁载体高速运转，用磁头在磁层上进行读写操作。（就是磁盘好吧，哪那么多废话。）这类存储器具有非易失性的特点。
   （3）磁芯存储器
   磁芯是由硬磁材料做成的环状原件，磁芯中有驱动线和读出线，这样便可进行读写操作。不易失的永久记忆存储器，但是体积大，工艺复杂，功耗大。几乎已不被采用。（过时的玩意）
   （4）光盘存储器
   应用激光在记录介质上进行读写的存储器，具有非易失性的特点。记录密度高，耐用性好，可靠性高，可互换性强。光盘存储器越来越被用于计算机系统。（骗人的吧，现在电脑连光驱都没了还说什么用的越来越多。）
2. 按存取方式分类
   （1）随机存储器（RAM）
   RAM可读写，特点是存储器的任何一个存储单元的内容都可以随机存取，而且存取时间与存储单元的物理位置无关。当电源掉电时，RAM 里的内容即消失。计算机系统中的主存采用RAM。静态RAM（触发器原理寄存信息）动态RAM（电容充放电原理寄存信息）
   静态RAM（SRAM）：静态RAM 用触发器作为存储单元存放1 和0，存取速度快，只要不掉电即可持续保持内容不变。其基本存储电路为6个MOS管组成1位，因此集成度相对较低，功耗也较大。一般高速缓冲存储器用它组成。由于集成度的限制，目前单片RAM 容量很有限，对于一个大容量的存储系统，往往需要若干RAM 组成，而读／写操作时，通常仅操作其中一片（或几片），这就存在一个片选问题。RAM 芯片上特设了一条片选信号线，在片选信号线上加入有效电平，芯片即被选中，可进行读／写操作，末被选中的芯片不工作。片选信号仅解决芯片是否工作的问题，而芯片执行读还是写则还需有一根读写信号线，所以芯片上必须设读／写控制线。
   动态RAM（DRAM）：动态RAM的内容在10-3或l0-6秒之后自动消失，因此必须周期性的在内容消失之前进行刷新。由于它的基本存储电路由一个晶体管及一个电容组成，因此它的集成度高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。DRAM运行速度较慢，SRAM比DRAM要快2~5倍，一般，PC机的标准存储器都采用DRAM组成。晶体管起到了开关的作用，能让内存芯片上的控制线路读取电容上的数据，或改变其状态。电容器就像一个储存电子的小桶。在存储单元中写入1，小桶内就充满电子；写入0，小桶就被清空。这只“桶”的问题在于：它会泄漏。只需大约几毫秒的时间，一个充满电子的小桶就会漏得一干二净。因此，为了确保动态存储器能正常工作，必须由CPU或是由内存控制器对所有电容不断地进行充电，使它们在电子流失殆尽之前保持“1”值。为此，内存控制器会先行读取存储器中的数据，再把数据写回去。这种刷新操作每秒钟会自动进行数千次。动态RAM正是得名于这种刷新操作。它需要不间断地进行刷新，否则就会丢失所保存的数据。这一刷新动作的缺点就是费时，并且会降低内存速度。静态RAM使用了截然相反的技术。静态RAM用某种形式的触发器来保存内存的每个位（有关触发器的详细信息，请参阅布尔逻辑的应用）。内存单元的触发器由4个或6个晶体管以及一些线路组成，但从来不需要刷新。这使得静态RAM比动态RAM要快得多。但是，由于它所含的部件较多，静态内存单元在芯片上占用的空间会远远超过动态内存单元，使得每个芯片上的内存较小。
   （2）只读存储器（ROM）
   只能读，不能写。通常用来存放固定不变的程序、常数和汉字字库，甚至是操作系统的固化。
   （3）串行访问存储器
   如果对存储单元进行读写操作，需要按其物理位置的先后顺序寻找地址，这种存储器称为串行访问存储器。
3. 按在计算机中的作用分类
   按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、缓冲存储器。
   主存储器的主要特点是可以喝CPU直接交换信息。辅助存储器用来存放当前暂时不用的程序和数据，不能与CPU直接交换信息。缓冲存储器用在两个速度不同的部件之中。例如CPU和主存之间。
   主存速度快，容量小，每位价格高；辅存速度慢，容量大，每位价格低。
   

4.1.2 存储器的层次结构

存储器的3个主要性能指标：速度、容量、每位价格。一般情况下，速度越高，位价越高；容量越大，位价越低；容量越大，速度越低。

寄存器通常在CPU芯片内。寄存器中的数直接在CPU内部参与运算。CPU内的寄存器由几个、几十个，速度最快，位价最高，容量最小。
高速缓冲存储器Cache处于主存和CPU之间，比主存速度更快，容量更小。
主存用来存放将要参与运行的程序和数据，其速度与CPU速度差距较大。

4.2 主存储器

4.2.1 概述

根据MAR（Memory Address Register）主存地址寄存器中的地址访问某个存储单元时，需经过地址译码、驱动等电路才能找到所需访问的单元。读出时，需经过读出放大器，才能将被选出单元的存储字送到MDR（Memory Data Register）主存数据寄存器。写入时，MDR中的数据也必须经过写入电路才能真正写入到被选中的单元中。

现代计算机的主存都由半导体集成电路构成，驱动器、译码器和读写电路均制作在存储芯片中，而MAR和MDR制作在CPU芯片内。
（1）从主存读取一个信息字过程：
首先CPU将地址送到MAR，经地址总线送到主存，然后发出读命令。主存接到读命令后，得知需要将地址单元的内容读出。完成读操作，将单元的内容读到数据总线上，数据总线将信息送到MDR。MDR送到什么地方由CPU决定。
（2）向主存存入一个信息字过程：
CPU将字的地址将MAR送到地址总线，并将信息字送入MDR，之后向主存发出写命令，主存接到写命令，将数据总线上的信息写入到对应地址总线指出的主存单元中。

1. 主存中存储单元地址的分配
   主存个存储单元的空间位置是由单元地址号来表示的。
   这里要区分的东西好多。
   首先是寻址范围和寻址空间。寻址范围只是一个数字比如16M，而寻址空间是指寻址范围对应的存储空间大小，比如16MB。注意区别就在于有没有后边这个B。或者说
   寻址空间 = 寻址范围 x 每个寻址到的单位的存储空间大小。
   接下来是按字节寻址和按字寻址。按字节寻址是指每次直接找到一个字节。按字寻址是指每次找到一个字，这一个字可能有多个字节。
   
   以图中的两种地址分配方式为例。
   （a）图中对于24位地址线，按字节寻址的寻址范围是16M，寻址空间是16MB；按字寻址的寻址范围是4M，寻址空间是16MB。（这里按字寻址的范围是4M，而不是16M，原因是地址总线的24位一定要指向一个明确的字节的位置，而一个字有4个字节，所以24位中的两位需要留出来指明寻址到的字中的哪一个字节，所以只有22位地址位来确定是哪一个字。既然地址都对应着一个明确的字节，那直接都用按字节寻址不就好了，还用按字寻址干什么？想象一下送快递的场景，你的快递上写了某某小区某某楼某某号，但是快递小哥只会把快递送到小区门口，因为还有小区别人的快递。）
   
2. 主存的技术指标
   （1）存储容量
   不多说，就是内存的大小。
   （2）存储速度
   存储速度由存取时间和存取周期来表示。
   存取时间又称为存储器的访问时间（Memory Access Time），指启动一次存储器操作到完成该操作所需的全部时间。分为读出时间和写入时间。读出时间是从存储器接收到有效地址开始到产生有效输出的全部时间。写入时间是从存储器接收到有效地址开始到数据写入被选中单元为止的全部时间。
   存取周期（Memory Cycle Time）指存储器进行连续两次独立的存储器操作所需的最小间隔时间。通常存取周期大于存取时间。现代MOS型存储器的存取周期100ns，双极性TTL存储器的存取周期接近于10ns
   （3）存储器带宽
   单位时间内存储器存取的信息量。为提高存储器的带宽可以采用的措施：
   缩短存取周期；增加存储字长；增加存储体。