05 06 （代码布置引脚，修改参数）Verilog基础语法与应用讲解

已于 2024-02-15 20:18:16 修改
阅读量753 收藏 6
点赞数 14
分类专栏： verilog学习 文章标签： fpga开发 笔记 学习 经验分享
于 2024-02-04 22:54:43 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Dale_e/article/details/136031678
版权

05. 1. 位操作

计数器实验升级，设计8个LED灯以每个0.5s的速率循环闪烁（跑马灯）

1.1 方法1：使用移位操作符<<来控制led灯的循环亮灭

设计代码

  1. Verilog中，判断操作的时候不加位宽限定是可以的，比如if（counter == 24999999）或者if（counter == 25’d24999999）都可以，但是在赋值的时候要加，比如counter <= counter + 1’d1；（赋0可以不加）

  2. [7:0] led，led有八个，所以用8'b0000_0001来代表八个led，使用移位操作符<<来控制led灯的循环亮灭。

module led_run(
    clk,
    rstn,
    led
);
    input clk;
    input rstn;
    output reg[7:0]  led;
    
    reg[25:0] counter;
    
    always@(posedge clk or negedge rstn)
    if(!rstn)
        counter <= 0;
    else if(counter == 24999999)
    //else if(counter == 24999)
        counter <= 0;
    else
        counter <= counter + 1'd1;
        
    always@(posedge clk or negedge rstn)
    if(!rstn)
        led <= 8'b0000_0001;
    else if(counter == 24999999)begin
    //else if(counter == 24999)begin
        if(led == 8'b1000_0000)
            led <= 8'b0000_0001;
        else
            led <= led << 1;
    end
    else
        led <= led;
        
endmodule

仿真代码：

`timescale 1ns/1ns

module led_run_tb();

    reg clk;
    reg rstn;
    wire[7:0] led;
    
    led_run led_run(
        .clk(clk),
        .rstn(rstn),
        .led(led)
    );
    
    initial clk = 1;
    always #10 clk = !clk;
    
    initial begin
        rstn = 0;
        #201;
        rstn = 1;
        #4000000;
        $stop;
    end

endmodule

仿真波形：

1.2 方法2：利用位拼接{led[6:0], led[7]}实现循环移位

设计代码

该方法应用场景不多，了解即可。

module led_run_1(
    clk,
    rstn,
    led
);
    input clk;
    input rstn;
    output reg[7:0]  led;
    
    reg[25:0] counter;
    
    always@(posedge clk or negedge rstn)
    if(!rstn)
        counter <= 0;
    else if(counter == 24999999)
    //else if(counter == 24999)
        counter <= 0;
    else
        counter <= counter + 1'd1;
        
    always@(posedge clk or negedge rstn)
    if(!rstn)
        led <= 8'b0000_0001;
    else if(counter == 24999999)begin
    //else if(counter == 24999)
        led <= {led[6:0], led[7]};
    else
        led <= led;
        
endmodule

1.3 方法3：调用其他模块

设计代码

思路：用计数器产生8种状态，然后再把这8种状态拿去用三八译码器译码，就刚好能够去对应点亮8个led灯。

  1. 调用了底层模块3_8译码器后（3位输入[2:0]，八位输出8'b0000_0001）,顶层led_run_2的输出led的数据类型需要由reg变为wire形（或者不写wire）
  2. 模块的调用与tb里的调用方式一样，做好对应端口的连接即可。
module led_run_2(
    clk,
    rstn,
    led
);
    input clk;
    input rstn;
    output wire[7:0]  led; //注意1
    
    reg[25:0] counter;
    
    always@(posedge clk or negedge rstn)
    if(!rstn)
        counter <= 0;
    else if(counter == 24999999)
    //else if(counter == 24999)
        counter <= 0;
    else
        counter <= counter + 1'd1;
        
        
    reg[2:0] counter2;
    
    always@(posedge clk or negedge rstn)
    if(!rstn)
        counter2 <= 0;
    else if(counter == 24999999)
    //else if(counter == 24999)
        counter2 <= counter2 + 1'd1;
       
    decoder_3_8 decoder_3_8( //注意2
        .a(counter2[2]),
        .b(counter2[1]),
        .c(counter2[0]),
        .out(led)
);
          
        
endmodule

调用方法：

05. 2. 参数化设计

设计代码

  1. 将24999999用参数代替，好处1是增加代码复用性与可读性。好处2是我们可以在板级验证的时候使用24999999，在写tb做调试的时候将参数改为2499，节约仿真时间
module led_run(
    clk,
    rstn,
    led
);

    parameter MCNT = 25'd24999999; //注意1
    input clk;
    input rstn;
    output reg[7:0]  led;
    
    reg[25:0] counter;
    
    always@(posedge clk or negedge rstn)
    if(!rstn)
        counter <= 0;
    else if(counter == MCNT)
    //else if(counter == 24999)
        counter <= 0;
    else
        counter <= counter + 1'd1;
        
    always@(posedge clk or negedge rstn)
    if(!rstn)
        led <= 8'b0000_0001;
    else if(counter == MCNT)begin
    //else if(counter == 24999)begin
        if(led == 8'b1000_0000)
            led <= 8'b0000_0001;
        else
            led <= led << 1;
    end
    else
        led <= led;
        
endmodule

仿真代码

  1. 写法一，修改例化后的模块参数，defparam led_run_inst.MCNT = 2499;
  2. 写法二，例化前修改module，led_run里的参数
`timescale 1ns/1ns

module led_run_tb();

    reg clk;
    reg rstn;
    wire[7:0] led;
    
    
    led_run led_run_inst(
        .clk(clk),
        .rstn(rstn),
        .led(led)
    );
    defparam led_run_inst.MCNT = 2499; //写法一
    
    initial clk = 1;
    always #10 clk = !clk;
    
    initial begin
        rstn = 0;
        #201;
        rstn = 1;
        #4000000;
        $stop;
    end

endmodule

`timescale 1ns/1ns

module led_run_tb();

    reg clk;
    reg rstn;
    wire[7:0] led;
    
    
    led_run //写法二
    #(
        .MCNT(2499)
      )
    led_run_inst(
        .clk(clk),
        .rstn(rstn),
        .led(led)
    );
  
    
    initial clk = 1;
    always #10 clk = !clk;
    
    initial begin
        rstn = 0;
        #201;
        rstn = 1;
        #4000000;
        $stop;
    end

endmodule

仿真波形

06 使用参数化的设计实现模块的重用

让八个led灯分别以不同的频率闪烁

思路：使用八个led灯闪烁模块，为了简化，我们分别以0.1s，0.2s，0.3s，0.4s让四个led闪烁。

1.设计代码

  1. 先构建一个led闪烁的设计代码，再给与不同的计数参数例化4次即可
module led_run8(
    clk,
    rstn,
    led
);
    parameter MCNT = 24999999;
    input clk;
    input rstn;
    output led;
    
    reg[25:0] counter;
    reg led;
    always@(posedge clk or negedge rstn)
    if(!rstn)
        counter <= 0;
    else if(counter == MCNT)
        counter <= 0;
    else
        counter <= counter + 1'd1;
        
    always@(posedge clk or negedge rstn)
    if(!rstn)
        led <= 0;
    else if(counter == MCNT)
        led <= !led;

endmodule
  1.  例化4个模块，使用参数化的设计实现模块的重用
module led_run8_test(
    clk,
    rstn,
    led
);
    input clk;
    input rstn;
    output wire[3:0] led;
    
    
    led_run8 led_run8_inst0(
        .clk(clk),
        .rstn(rstn),
        .led(led[0])
    );
    defparam led_run8_inst0.MCNT = 25'd2499999;
    
    
    led_run8 led_run8_inst1(
        .clk(clk),
        .rstn(rstn),
        .led(led[1])
    );
    defparam led_run8_inst1.MCNT = 25'd4999999;
    
    
    led_run8 led_run8_inst2(
        .clk(clk),
        .rstn(rstn),
        .led(led[2])
    );
    defparam led_run8_inst2.MCNT = 25'd7499999;
    
    
    led_run8 led_run8_inst3(
        .clk(clk),
        .rstn(rstn),
        .led(led[3])
    );
    defparam led_run8_inst3.MCNT = 25'd9999999;
    



endmodule

 2.仿真代码

`timescale 1ns/1ns

module led_run8_test_tb();

    reg clk;
    reg rstn;
    wire[3:0] led;
    
    
    led_run8_test led_run8_test_inst(
        .clk(clk),
        .rstn(rstn),
        .led(led)
    );
    
    initial clk = 1;
    always #10 clk = !clk;
    
    initial begin
        rstn = 0;
        #201;
        rstn = 1;
        #400000000;
        $stop;
    end

endmodule

 3.仿真波形

4.布置引脚（通过代码来布置引脚）

 

 

到此布置引脚就布置好了，后续生成bit流文件，打开硬件管理器之后就可以板级验证了。

Dale_e
关注
  • 14
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
【FPGA】基本实验步骤演示 | Verilog编码 | 运行合成 | 设备/引脚分配 | 综合/实施 | 设备配置 | 以最简单的逻辑非为例
有道无术, 术尚可求。有术无道, 止于术。
01-03 2819
本章的目的是让你理解与门、或门和非门的行为，并使用 Verilog 语言实现多输入与门、或门和非门。在生成输入信号之后，你需要通过模拟来验证这些门的操作，并使用 FPGA 来验证 Verilog 实现的电路的行为。
Verilog语法基础讲解之参数化设计
02-27
### Verilog语法基础讲解之参数化设计 #### 一、参数化设计概念 在Verilog语言中，参数化设计是一种非常实用且强大的功能。通过这种设计方式，可以在编写Verilog代码时，为某些固定的数值（如计数器的最大值、模块...
Verilog语言控制Xilinx FPGA引脚demo
jiugeshao的专栏
04-01 1891
鉴于精力有限，虽然博主本科专业是测控技术与仪器，涉及到了一些硬件方面知识，但时间已经久远，也不可能再花时间深入了解了，所以博客的内容仅限于扫盲用，只是想看看其怎么结合图像处理用，自己还是记录一下过程吧： 博主这边从Xilinx着手了解，一些信息可以从官网获取。Xilinx2020年被AMD收购。 这款开发板上的FPGA芯片的信息介绍可从官网获取到 https://www.xilinx.com/products/silicon-devices/fpga/artix-7.html#productTab
【FPGA】Verilog：基本实验步骤演示 | 功能电路创建 | 添加仿真激励 | 观察记录仿真波形
m0_66307842的博客
01-09 5297
本章内容主要是演示Vivado下利用Verilog语言进行电路设计、仿真、综合和下载的完整过程、Verilog语言基本运用，电路设计和Test Bench程序的编写、以及实验开发板的使用，通过观察和数据记录理解仿真和FGPA实现的差异。
Verlog-流水灯-FPGA
最新发布
LX567567的博客
05-11 1178
熟悉FPGA的开发流程练习并且巩固有关于verilog代码的相关内容使用Verilog语言编写程序实现FPGA的流水灯效果本次实验的核心目的在于通过实践操作，熟悉FPGA的开发流程，并通过编写Verilog代码来实现FPGA的流水灯效果，以此来练习和巩固Verilog编程的相关知识。实验过程概述：首先需要了解FPGA的基本概念、特点以及设计流程，同时掌握Verilog语言的基础语法和编程技巧。配置FPGA开发环境，包括安装相应的软件工具和硬件设备。
Verilog 语言基础
qq_35256534的博客
05-22 1002
想要很详细的理解Verilog语言基础，建议先下载Robei软件，这样可以很形象化的把语句理解透彻。 1 Verilog 基础 1.1. 数据 （1）电路四种状态 Verilog 用 4 个值来实现电平描述：0，1，Z 和 X。 （2）数值表示方法：位数+’+进制+值。 （3）数据类型 硬件的数据类型描述以驱动的方式来分类，常用的有两种：reg 和 wire。 1.2. 运算符 （1）逻辑运算符 （2）算术运算符 （3）比较运算符 1.3. 结构声明 由于 Robei 的存在，以下部分代码可以不
FPGA学习笔记之Verilog语法基础讲解之参数化设计
07-18
在Verilog语法中，可以实现参数化设计。所谓参数化设计，就是在一个功能模块中，对于一个常量，其值在不同的应用场合需要设置为不同的置，则将此值在设计时使用parameter 关键字声明.......
Verilog基础语法讲解
04-09
Verilog基础语法讲解，Verilog基础语法讲解，Verilog基础语法讲解，Verilog基础语法讲解
Verilog语法基础讲解之参数化设计说明书.pdf
06-20
在Verilog语法中，`parameter`关键字用于声明参数，这些参数可以在模块内部作为常量使用，而且在实例化模块时可以根据需要进行赋值。 在上述的LED闪烁控制器的示例中，参数化设计被用来控制LED灯的闪烁频率。原始...
Verilog语法基础讲解之参数化设计说明书.docx
06-20
Verilog是一种硬件描述语言，广泛应用于数字电路设计中。参数化设计是Verilog的一个重要特性，它允许设计者在模块中定义参数，使得模块的某些属性可以在实例化时动态配置，提高了代码的重用性和灵活性。 在Verilog...
FPGA新手解惑—FPGA引脚配置技巧
07-13
分配FPGA管脚时该怎么选择，引脚有什么属性需要考虑，quartus2中引脚有几个属性：Reserved，Group，I/O Bank，Vref Group，I/O standard（ 3.3-V LVTTL（default） ）分别是什么意思，要怎么设置
verilog 基础语法知识
11-20
Verilog 基础语法知识 Verilog是一种硬件描述语言，用于描述数字电路的行为。它是一种基于事件驱动的语言，可以模拟和实现数字电路的设计。 变量声明 在 Verilog 中，变量可以是整数、实数或寄存器类型。整数类型...
VERILOG基础程序例程 基础教程 初学代码 FPGA测试VERILOG源码.zip
02-13
本教程旨在为初学者提供VERILOG的基础知识，通过一系列实例帮助理解其语法和应用。 一、VERILOG基础概念 1. 数据类型：VERILOG提供了多种数据类型，如reg（寄存器）、wire（线网）等，它们在设计中扮演不同角色。 2...
零基础学FPGA（三）Verilog语法基础(上)
07-20
这几天复习了一下Verilog的语法知识，就借此写写我对这些东西的想法吧。感觉呢，是和C语言差不多，具有C语言基础的朋友学起来应该没什么问题，和C语言相同的地方就不说了吧，重点说一下不同点吧。
Verilog的基础语法知识.docx
03-03
### Verilog的基础语法知识 #### 综述 Verilog是一种硬件描述语言（HDL），广泛应用于数字电路的设计、验证及仿真之中。它提供了一种结构化的编程方式来描述数字系统的功能、行为以及结构特性。Verilog语言的强大...
【FPGA/verilog -入门学习12】Verilog可配置的PWM设计，参数传递的3种方式
cengqiu4314的博客
12-14 2501
去掉模块定义中的这4个输入，改为VIO提供，由软件控件配置参数，通过JTAG 线缆，传递给芯片。o_pwm 在计数到0~正数占空比来临前置高，其他时间置低。4，o_vld 在最高计数来临时，置高，其他时间置低。将i_en 配置成按钮button ，按下是高电平。output reg o_vld,//有效信号。1,需求实现可配置PWM输出（频率，占空比）3,定义计数寄存器reg [7:0]cnt;用于计数，0~ 分频最大值，其他3个配置位，10进制输入。步骤2，添加vio ip核。点击i_en 开始测试。
FPGA 学习笔记：Vivado 配置IO引脚约束
坚韧与专注
08-27 2万+
FPGA 学习笔记：Vivado 配置IO引脚约束
FPGA初学（1）-- Vivado创建工程、管脚分配、综合、布局布线、生成比特流教程（详细）
热门推荐
萌新的博客
04-20 2万+
前言： 之前安装好vivado后，桌面会多出这三个文件： 其中，vivado HLS可以将C语言转化为RTL级实现，主要用于一些高级场合，比如图像处理方面。 DocNav可以看作是一个技术文档，里面有各种开发工具、设计方法的文档，甚至还有视频，可以快速找到需要的资料，初学者暂时不用管HLS和Docnav这两个东西，先用熟Vivado。 Vivado创建工程、实现一个简单逻辑电路，管脚分配、综合、布局布线、生成比特流，教程超详细： 双击桌面的vivado2017.4，然后选择creat project：
Verilog基础
weixin_39531525的博客
11-23 1048
1）逻辑值 逻辑0：gnd 逻辑1：VCC 逻辑X：1/0 逻辑Z：高阻态 2）数据表示 二进制：4’b0101（四位二进制数5 ，二进制表示0101，《8421》） 十进制：4’d9 （四位十进制数9 ，二进制表示1001，《8421》） 十六进制：4’hf （四位十六进制数15 ，二进制表示1111，《8421》） Quartus无位数及格式时，默认为32位十进制 例如：16’b1001_10...
VerilogHDL基础教程：语法与应用解析
本文档是一份关于Verilog HDL语言的基础语法入门教程，旨在为初学者提供Verilog HDL的基本知识和应用。Verilog HDL是一种广泛使用的硬件描述语言，用于数字逻辑电路的设计和仿真。通过学习此教程，读者将能够理解和...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值