verilog学习
文章平均质量分 69
Dale_e
这个作者很懒,什么都没留下…
展开
-
18 19 SPI接口的74HC595驱动数码管实验
1. 通过移位寄存器实现串转并:一个数据输入端口可得到四位并行数据。通过给data输送0101数据,那么在经过四个时钟周期后,与data相连的四个寄存器的输出端口得到了0101这样的数据,然后我们将latch信号拉高,在下一个时钟周期,D0, D1, D2, D3同时分别获得了这四个数据1010。(其中DFF指D触发器,LATCH信号也可连接锁存器来控制输出)2. 级联级联:数据输出端口作为另外的移位寄存器数据端的输入。原创 2024-02-14 23:06:41 · 2183 阅读 · 1 评论 -
17 ABCD数码管显示与动态扫描原理
数码管有两种结构,共阴极和共阳极,ACX720板上的是共阳极数码管,低电平点亮。原创 2024-02-13 21:43:25 · 1690 阅读 · 1 评论 -
16 亚稳态原理和解决方案
按键未按下时为高电平,按下后为低电平,我们需要通过检测下降沿来判断按键是否按下,但由于亚稳态的存在,异步信号有可能检测不到,因此此处将分情况进行讨论。2. 如果外部信号转变发生在建立保持时间之内,出现了亚稳态现象,则在亚稳态结束后最终输入与输出有两种情况,输出不确定的0或1。1. 如果外部信号转变发生在建立保持时间之外(非时间上升沿处),则在外部信号变化的下一个时钟沿处,下降沿信号能被正常检测到。1. 由于亚稳态持续时间小于一个时钟周期,使用一级同步后便可检测到下降沿,比原先的下降沿晚了一个时钟周期。原创 2024-02-12 20:28:24 · 1246 阅读 · 1 评论 -
13. 串口接收模块的项目应用案例
2.修改了uart_byte_rx1串口接收模块代码,修改了rx_data八位数据接收条件,原先是发送了在出现tx_done信号后得到输出八位数据,这样会导致我们在后续模块通过tx_done信号接收数据时接收的是前一个八位数据。LED灯的工作状态:让LED灯按指定的亮灭模式亮灭,亮灭模式未知,由用户指定,8个变化状态为一个循环,每个变化状态的时间值可以根据不同的应用场景来选择。使用串口发送指令到FPGA开发板,来控制第7课中第4个实验的开发板上的LED灯的工作状态。原创 2024-02-10 21:06:01 · 1559 阅读 · 1 评论 -
12 ABC串口接收原理与思路
基本原理:通过数据起始位判断要是否要开始接收的数据,通过采样的方式确定每一位数据是0还是1。如何判断数据起始位到来:通过边沿检测电路检测起始信号的下降沿如何采样:一位数据采多次,统计得到高电平出现的次数,次数多的就是该位的电平值。原创 2024-02-09 20:13:56 · 879 阅读 · 1 评论 -
11 串口发送应用之使用状态机实现多字节数据发送
uart协议规定,发送的数据位只能是6,7,8位,如果数据位不符合,接收者接收不到数据。所以我们需要将40位数据data分为5个字节数据分别发送,那么接收者就能通过uart协议接收到数据了。原创 2024-02-08 16:59:21 · 1556 阅读 · 0 评论 -
09 AB 10串口通信发送原理
通用异步收发传输器( Universal Asynchronous Receiver/Transmitter, UART)是一种异步收发传输器,其在数据发送时将并行数据转换成串行数据来传输, 在数据接收时将接收到的串行数据转换成并行数据, 可以实现全双工传输和接收。它包括了 RS232、 RS449、 RS423、RS422 和 RS485 等接口标准规范和总线标准规范。 换句话说, UART 是异步串行通信的总称。而 RS232、 RS449、 RS423、 RS422 和 RS485 等原创 2024-02-07 21:40:02 · 2378 阅读 · 1 评论 -
08 (schematic电路图)阻塞赋值与非阻塞赋值详解
阻塞赋值与非阻塞赋值只存在于时序逻辑中。原创 2024-02-06 13:04:03 · 583 阅读 · 0 评论 -
07 A B 从计数器到可控线性序列机
总结:计数器不仅仅是一个计量整个时间的一个计数器,而且这个计数器里面的每一个计数值,他都可以作为整个这一段时间里面的一个刻度标尺,都可以拿来用。有一个指定亮灭状态的输入端口,控制八种状态的亮灭,如果把亮灭看成1和0,那么就可以设计一个八位的控制亮灭状态的端口。使用case语句时,每种情况的值必须是一个确定值,在这种情况下,我们必须修改代码,使各个状态由确定值来给定,而不是不确定的时间。总结:通过控制en的状态就能控制计数器的计数,通过计数器的计数,来产生不同的序列,即从计数器到可控状态序列机。原创 2024-02-05 21:45:19 · 1267 阅读 · 1 评论 -
05 06 (代码布置引脚,修改参数)Verilog基础语法与应用讲解
计数器实验升级,设计8个LED灯以每个0.5s的速率循环闪烁(跑马灯)原创 2024-02-04 22:54:43 · 757 阅读 · 1 评论 -
04 时序逻辑计数器设计与相关语法
1.组合逻辑电路:输出只与输入有关,比如二选一多路器,三八译码器。2.时序逻辑电路:输出不仅与输入有关,也与时钟有关(只在时钟边沿发生信号的变化),即使输入D中途跳变为了低电平,但由于不在时间边沿处触发,输出Q仍然为高电平,说明时序逻辑电路具有存储特性。原创 2024-01-17 16:53:05 · 497 阅读 · 0 评论 -
2. (开发流程)组合逻辑3_8译码器实现与相关语法基础
三八译码器,顾名思义,三位输入,八位输出;即通过三根信号线控制八种输出情况。原创 2024-01-16 17:10:05 · 471 阅读 · 1 评论 -
1.二选一多路器
编写verilog代码1.定义端口2.I/0端口说明3.功能定义。原创 2023-12-08 12:35:41 · 518 阅读 · 0 评论