STM32F1笔记(八)时钟

STM32有五种时钟源

1、HSI。高速内部时钟,RC振荡器,频率为8MHz。

2、HSE。高速外部时钟,可接石英/陶瓷谐振器,或者借外部时钟源,频率范围为4MHz~16MHz。

3、PLL。锁相环倍频输出,其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择2~16倍,其输出频率最大不能超过72MHz(STM32F1)。

4、LSI。低速内部时钟,RC振荡器,频率为40KHz。独立看门狗的时钟源只能是LSI,同事LSI还可以作为RTC的时钟源。

5、LSE。低速外部时钟,接频率为32.768KHz的石英晶体。这个主要是RTC的时钟源。

 

时钟树如下图

 

 时钟的配置可使用STM32CubeMX来作为参考

从配置图可观察到,当外部时钟源为8M时,通过PLL9倍倍频 后得到72M,即SYSCLK为72M。

其中需要注意的是,APB1上连接的是低速外设,最大时钟为36M;

APB2上连接的是高速外设,最大时钟为72M。

两者连接的定时器时钟都为72M。

 

系统时钟配置函数是system_stm32f10x.c中的SystemInit(),它调用了SetSysClock();

/**
  * @brief  Configures the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers.
  * @param  None
  * @retval None
  */
static void SetSysClock(void)
{
#ifdef SYSCLK_FREQ_HSE
    SetSysClockToHSE();
#elif defined SYSCLK_FREQ_24MHz
    SetSysClockTo24();
#elif defined SYSCLK_FREQ_36MHz
    SetSysClockTo36();
#elif defined SYSCLK_FREQ_48MHz
    SetSysClockTo48();
#elif defined SYSCLK_FREQ_56MHz
    SetSysClockTo56();  
#elif defined SYSCLK_FREQ_72MHz
    SetSysClockTo72();
#endif
 /* If none of the define above is enabled, the HSI is used as System clock
    source (default after reset) */ 
}

可以看出可以通过宏定义来配置系统时钟为多少。同时最后的注释告诉我们,如果没有任何HSE的宏定义被使能,HSI将被用为系统时钟源。

例如72M的时钟

#if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
 #define SYSCLK_FREQ_24MHz  24000000
#else
/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
/* #define SYSCLK_FREQ_24MHz  24000000 */ 
/* #define SYSCLK_FREQ_36MHz  36000000 */
/* #define SYSCLK_FREQ_48MHz  48000000 */
/* #define SYSCLK_FREQ_56MHz  56000000 */
#define SYSCLK_FREQ_72MHz  72000000
#endif

 

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Dr_Haven

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值