- 博客(7)
- 收藏
- 关注
RSS订阅原创 ESD 学习
ESD的概念ESD（Electro-Static discharge）即静电释放，是由静电引起的一种电过应力形式，使得芯片栅氧击穿或结击穿，而造成芯片失效；在版图设计中一般会对易损的pad增加特殊的保护结构来使ESD的失效降到最低；ESD的三种模型：1.HBM：Human Body Model，人体模型：带静电的人手触摸芯片；人体就等效一个150pf的电容和电阻串联，带静电后，触摸芯片的瞬间产生高瞬态电压，电流放电对芯片造成损坏；2.MM：Machine Model，机器模型：如机械手臂带了静电
2021-04-01 18:35:17
4278
原创 PAE 天线效应
天线效应（Process Antenna Effect，PAE）在半导体芯片制造过程中，某些工艺上会存在游离的电荷；如等离子刻蚀时，暴露在离子束下的金属或poly会积累电荷（就像一根天线一样，收集电荷）而产生电势，积累的电荷与暴露在离子束下金属面积成正比；如果积累了足够电荷的一根长金属线或POLY直接连接到MOS管的GATE上时，栅氧会被击穿，导致芯片失效；antenna ratio通常用antenna ratio来衡量一颗芯片发生天线效应的概率；antenna ratio定义为：构成所谓天线的导体面
2021-04-01 15:17:56
2745
原创 Latch up 闩锁效应
Latch up概念CMOS电路中，存在寄生的三极管PNPN,它们相互影响在VDD与GND间产生一低阻通路，形成大电流，烧坏芯片这就是闩锁效应随着IC特征尺寸越来越小，集成度越来越高，闩锁效应发生的可能性越来越高；Latch up形成机制在CMOS工艺中制作的N管和P管间会存在寄生的BJT（PNPN）；如下（以N井CMOS工艺制作的反相器为例），N管和P管间存在一个纵向的PNP，和一个横向的NPN；对于横向的PNP：P管的源漏构成其双发射区，N#作为其基区，Psub作为其集电区，显然这是一个典型的P
2021-04-01 13:07:37
27043
3
原创 MOS管
MOS管MOS管的英文全称叫MOSFET(Metal Oxide Semiconductor Field Effect Transistor)，即金属氧化物半导体型场效应管，属于场效应管中的绝缘栅型。MOS管是电压控制型器件，四端器件分别为栅极（Gate）,源极（Source）,漏极（Drain）,衬底/背栅（Substrate/Back gate）MOS管根据其导电沟道载流子类型分为NMOS和PMOS，NMOS导电沟道为N型，电子参与导电；PMOS导电沟道为P型，空穴参与导电；下面是NMOS和PMO
2021-02-10 09:09:10
5543
原创 BJT双极型晶体管
BJT双极型晶体管BJT双极型晶体管也就是三极管，是电流控制型器件；可看做是两个背靠背的PN结；有NPN和PNP两种，那么怎么根据符号来区分是NPN还是PNP呢？首先基极（Base）是最容易区分的，一看便知道；另外可以确定的是，不管是NPN还是PNP，带箭头的一极均是发射极（Emitter），那么剩下的一极就是集电极（collector）；搞清楚极性之后，再看发射极上的箭头的方向，若箭头从E指向B，则它是NPN管，若箭头从B指向E则为PNP管；（箭头的方向实际表示了三极管正常工作时电流的方向）结构
2021-02-09 10:25:21
9673
6
原创 IC版图设计学习
背景学习模拟IC版图设计快两个月了，现在开始将自己这段时间以来的学习内容做一个总结同时也是作为自己所学的记录方便以后回顾；半导体基础知识1. 集成电路材料组成：导体：主要是金属，常用的有铝，铜，金，钨等；其功能1.形成器件本身的接触线，2.形成器件间的互连线，3.形成焊盘；半导体：主要有SI，Ge，GaAs，InP，SIC等，半导体在集成电路制作中起着根本性作用；集成电路通常都是制造在半导体衬底上；IC中的基本元件依靠半导体的特性构成，半导体材料的特性：1.通过参入杂质可明显改变其导电性能；
2021-02-07 17:45:00
6070
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人