Latch up 闩锁效应
Latch up概念CMOS电路中,存在寄生的三极管PNPN,它们相互影响在VDD与GND间产生一低阻通路,形成大电流,烧坏芯片这就是闩锁效应随着IC特征尺寸越来越小,集成度越来越高,闩锁效应发生的可能性越来越高;Latch up形成机制在CMOS工艺中制作的N管和P管间会存在寄生的BJT(PNPN);如下(以N井CMOS工艺制作的反相器为例),N管和P管间存在一个纵向的PNP,和一个横向的NPN;对于横向的PNP:P管的源漏构成其双发射区,N#作为其基区,Psub作为其集电区,显然这是一个典型的P
原创
2021-04-01 13:07:37 ·
29101 阅读 ·
3 评论