自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(11)
  • 收藏
  • 关注

原创 [基础知识] 浮点数基础

数据格式符号位数指数位数小数位数BF16(Brain)与FP16相比具有更大的动态范围和更低的精度,适用深度学习模型训练187FP16(半精度浮点数)1510FP32(单精度浮点数)1823。

2024-08-09 11:23:00 717

原创 [基础知识] Flow

1.架构定义:芯片的架构规格书architecture specification至关重要,通过市场调研或企业内部需要,决定芯片有多少核心、有哪些外设、需要哪些IP、具备哪些功能。在芯片架构规格书确定之后,需要详细撰写设计规格,比如各个模块的功能、寄存器的数量等,在性能方面需要考虑速度和功耗,在功能验证方面用C语言或其它语言编写参考模型。2.前端设计及验证:RTL Coding即编写verilog代码,目前大多采用自顶向下的设计理念分解大型复杂设计,通过层层例化的方式组成一个实现具体功能的IP。

2024-08-08 17:54:33 153

原创 Linux环境基本配置&VCS命令行配置

bashrc使用bash语法,.cshrc使用C Shell语法,二者用于不同的shell环境。

2024-08-08 15:01:57 203

原创 [System Verilog] `ifndef的作用

Module_Name只是一个标志,与实际的模块名字xx不相关,不一定相同。

2024-08-06 18:00:13 378

原创 [System Verilog] fork...join/join_none/join_any

fork深入理解

2024-08-05 13:58:06 179

原创 [HDLBits] Arithmetic Circuits

记录刷HDLBits的日常debug,欢迎交流。

2024-07-11 17:55:57 670

原创 python文件级操作笔记

包含int、float、bool、complex,可以使用is instance和type判断类型。Dictionary a={} 含有关键词索引,无序。‘’’ ‘’'三引号中间所见即所得。Set a={} 可包含任意变量。“”双引号和‘’单引号等效。List a=[] 有序。

2024-07-11 17:47:38 133

原创 程序猿必备技能树之Git实用

通过Git控制本地代码的版本迭代,从而实现高效存储、更新个人代码库。通过Git实现多人共同仓库的合作。

2023-11-01 11:19:57 122 1

原创 [Verilog] Testbench

常见的产生时钟和复位信号的testbench代码

2023-09-12 14:54:08 1031

原创 VMware Workstation 内安装 Linux Centos7 虚拟机

随着硬件设计这两年薪水的水涨船高,芯片设计岗位逐渐被大家了解。其中数字芯片设计的工作主要是在Linux操作系统中完成,本文主要介绍了如何在自己的电脑上安装虚拟机并配置一个Linux系统进行练习。

2023-04-12 15:27:55 195

原创 [HDLBits] Sequential logic Fsm1

记录刷HDLBits的日常debug,欢迎交流。

2023-01-16 18:22:43 81

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除