PCIe总结--配置空间

最新推荐文章于 2024-05-10 20:24:08 发布
最新推荐文章于 2024-05-10 20:24:08 发布
阅读量1.4k 收藏 5
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Fuji_Shikamaru/article/details/105329449
版权

        如果系统里有一个PCIe设备了，我们想对这个PCIe设备的PCIe层进行控制，最常见的方式就是配置这个设备PCIe配置空间的寄存器了。

        每个PCIe设备有4K大小的配置空间，前256字节是兼容PCI，所有PCIe设备一致，协议定义了的寄存器内容，后面的就是各个厂商自定义空间。

        在linux下对配置空间进行寄存器读写的命令是setpci，具体用法可以看help，上篇文章中提到的lspci命令更多用法也可以看help。

        协议里面配置空间header有2种分布，分为Type0和Type1，Type0指的是Endpoint，Type1指Rc以及switch，为什么会有这个差异，可以看到协议里面这两个header最明显的差异在0x10起始的地址。Type0是bar0到bar5，而Type1只有bar0和bar1，其他是一些memory范围和prefetch memory范围。那是因为RC和switch下面都要接设备，而且RC的作用只是发起请求和处理请求，而且RC还可以直接访问内存，switch只转发数据，可以说它们只需要PCIe的功能就可以了，而Endpoint作为网卡有网络报文传输的作用，它不仅仅是一个PCIe设备，还是一个网络设备，网络相关的功能需要映射内存，就是通过bar地址来实现的。

        看完header后，我们可以看到还有一些Capability，每个Capability表示这个PCIe设备支持的一个功能，

最低0.47元/天 解锁文章
Fuji_Shikamaru
关注
  • 0
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
PCIE IP配置空间寄存器访问说明
03-08
PCIE技术文档,描述了PCIE配置空间寄存器的访问方法。PCIE技术文档,描述了PCIE配置空间寄存器的访问方法。
PCIE的4K配置空间解释
逆风水手的博客
04-13 683
2、PCIe 4.0 的配置空间由 256 个 16 字节的配置寄存器组成，每个配置寄存器包含特定的配置信息。PCIe 4.0 的配置空间还包括了一些用于扩展配置空间的机制，如PCIe Capability 寄存器和 PCIe Extended Capability 寄存器。1、PCIe 4.0 的 4K 配置空间是指 PCIe 4.0 设备在总线上的寻址空间。3、总而言之，PCIe 4.0 的 4K 配置空间是用于存储设备的配置信息和寄存器的空间，其中包括了 256 个配置寄存器和一些扩展机制。
PCIE学习（2）PCIE配置空间详解
最新发布
m0_56222647的博客
05-10 1488
图片来自：https://zhuanlan.zhihu.com/p/463518877。
PCIe——配置空间寄存器
知识，既贵，又便宜。
02-06 9361
每一个PCI设备都有一个256 byte的配置寄存器空间，它分为64 byte的头标区（如下图所示，固定不变）和192 byte 的设备关联区（设备自己独有）
PCIe 配置空间：Status 寄存器
程序员仓库
05-28 5607
1. Status 寄存器位置 2. Status 寄存器细节 2.1 特殊位 对于 PCIe 设备，status 寄存器中有几个 bit 的值是固定的。 Bit 4：Capability List，该位必须为 1，因为 PCIe 设备中有些 Capability 是必须的。 Bit 5：66 MHz Capable，该位必须为 0，PCIe 中用不到。 Bit 7：Fast Back-to-Back Capable，该位必须为 0，PCIe 中用不到。 Bit 9~10：DEVSEL Timing，
PCI/PCIe基础——配置空间
kunkliu的博客
09-23 3205
简介 PCI/PCIe设备有自己的独立地址空间，这部分空间会映射到整个系统的地址空间。 映射地址在BIOS/UEFI下指定(如果有的话，对于使用非BIOS启动的OS，不清楚)，它有两种类型，一种是MMIO，一种是IO。对于MMIO的访问，跟访问内存的方式一样，它从称为PCIEXBAR的基地址开始，有很大的一段空间，这个PCIEXBAR的值根据不同的平台可能不同，大致可能值有0xC0000000、0xE0000000等，关于这个值是怎么使用的后面的章节会讲到；对于...
Tesla-V100-PCIe-Product （Tesla V100显卡）
04-07
Tesla V100 PCIe GPU Accelerator以其强大的计算能力、高效的内存配置和先进的Volta架构，成为了数据中心和专业计算领域的首选硬件。配合nvidia-smi工具，用户可以轻松监控和管理GPU资源，确保系统的稳定高效运行。...
pcie资料总结.docx
05-28
PCIe 配置空间是指 PCIE 设备的配置信息存储空间。PCIe 配置空间包括多个寄存器，包括 Vendor ID、Device ID、Status、Command 等。Vendor ID 和 Device ID 用于标识一个设备的生产厂商和设备类型。Status 用于记录...
pcie资料总结2.docx
06-18
下面是 PCIE 资料的总结，包括 PCIE 基本概念、PCIE拓扑架构图、PCIE 协议结构图、PCIE 枚举原理、资源分配、PCI 配置空间和 PCIe 配置空间等方面的知识点。 1. PCIE 基本概念 PCIE 是一种串行总线标准，能够提供...
C6678多核处理器开发板学习总结-简明扼要
03-03
* 空间映射：C6678 处理器的空间映射机制使得其可以灵活地配置存储器空间。 二、加载过程 * 加载过程：C6678 处理器的加载过程包括从 Core0 加载到 Core1 的 idle 状态，Core0 的 BOOT_MAGIC_ADDRESS 被写入加载...
Testing and Verification of NVMe PCIe Devices.pdf
08-20
此外，NVMe允许配置多个处理器服务于一个命名空间，支持并发访问，从而提高系统的并行处理能力和效率。 在验证NVMe PCIe设备时，理解NVMe命令处理流程是必不可少的。这包括了解NVMe控制器如何接收和解析命令，以及...
1 -- ＞ PCI / PCIe 配置空间详解
weixin_38387929的博客
03-25 5400
PCI/PCIE配置空间按照寄存器的范围如下图: PCI 配置空间 0~255 地址空间，总共 256 bytes、 4字节宽的寄存器、总共 64 寄存器 (4*64 = 256 bytes)， 内容定义如图所示。 <1>、 PCI ConfigurationSpace Header： PCI ConfigurationSpace Header的范围是头64字节[0,63]。 PCI ConfigurationSpace Header分为type 0和type 1，type 1是专门给桥设备用
PCIE学习系列 一（PCIe概念、结构、配置空间寄存器）
qq_42208449的博客
08-24 6342
PCIe的配置空间（Configuration Space）是一种用于存储和管理PCIe设备相关信息的特殊地址空间。它包含了设备的配置寄存器和扩展配置寄存器，这些寄存器用于描述设备的功能、性能、资源分配等信息，设备在出厂时，配置空间是有一些默认值的。
【PCIe小知识】详细解读PCI的配置空间Header
itnan110的博客
12-19 2660
值得注意的是，该寄存器由系统软件设置，但是在PCI设备的运行过程中，只有其硬件逻辑才会使用该寄存器，比如PCI设备的硬件逻辑需要得知处理器系统Cache行的大小，才能进行存储器写并无效总线事务，单行读和多行读总线事务。该寄存器的含义与PCI Agent配置空间的Status寄存器的含义相近，PCI桥的Secondary Status寄存器记录Secondary Bus的状态，而不是PCI桥作为PCI设备时使用的状态。值得注意的是，处理器使用存储器域的地址，而BAR寄存器存放PCI总线域的地址。
PCIe学习笔记（二）-------2.1 PCIe配置空间
llxxyy507的博客
03-24 4280
1，PCIe的配置空间 PCIe每个Function都存在4K的配置空间，4K空间中前256 Byte（0x00 ~ 0xff）是与PCI 兼容的寄存器。256 Byte的前64 Byte（0x00 ~ 0x3f）就是PCI Header，可以分为Type0 和Type1 两种类型。 对于RC的port和 SW的port，PCI Header都是Type1。 对于EP，PCI Header是Type0。 PCIe的4K配置寄存器的前64 Byte寄存器（PCI Header）的两种类型分别如
PCI配置空间访问的细节
intheworld
09-15 3717
PCI总线配置空间：                                                                                                      前段时间在看DM9000驱动的时候，瞄了一眼DM9000的datasheet。以前确实没有留意这种形式的                                 
【PCIe】6: PCIe prefetchable和nonprefetchable
smartvxworks的博客
06-27 1214
prefetchable可预取指的是CPU可缓存它的内容并且对它做所有类型的优化；可预取性内存是指存储器空间的可预取能力。例如如果读操作没有副作用（即如同从 RAM 中读数据一样不会破坏数据），则称存储器空间可预取。nonprefetchable非预取的内存就像PCIe Agent的寄存器空间映射到CPU内存空间，当读写这些寄存器时，会导致寄存器状态发生改变(例如设备的中断状态寄存器只要一读取，便自动清零)，那么CPU就不可缓存这些内存空间；
PCIe PHY layer：Link training过程的LTSSM状态机跳转
热门推荐
maxwell2ic的博客
06-03 2万+
TS(Training Sequences)用于初始化bit align，symbol align，exchange PHY parameter。TS1主要检测PCIe链路配置信息，TS2确认TS1的检测结果 EIOS(Electrical Idle Ordered Set Sequence)，Tx进入Electrical Idle之前，必须发送EIOS，Electrical Idle状态下Tx...
PCIE调试笔记理解--link training succeed
u011393762的博客
05-17 2438
PCIE链路 training，主要是PCIE IPcore物理层自动进行的，用户能干预的地方很少。但是可以通过测试LTSSM这个状态机输出的状态判断 training succeed是否成功。假如板卡物理条件和CPU驱动正常条件下，只要配置好IPcore的时钟和复位，Link training succeed一般会成功(其他原因，能力有效还没有遇到)！！！ 以EP4CGX50器件生成PCIE HARD core为例，记录调试过程： 1. 生成IP core 参考时钟 refclk=100MHz.
PCIe SR-IOV
04-22
可以简单地解释一下PCIe SR-IOV是什么吗？ PCIe SR-IOV是指PCI Express Single Root Input/Output Virtualization的缩写。它是一种硬件虚拟化技术，可以将一个物理设备分成多个虚拟设备，并在多个虚拟机上同时使用。这个技术可以提高虚拟机在物理网络设备上的访问效率和性能，并使其在虚拟化环境中更加灵活和可管理。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值