自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(8)
  • 收藏
  • 关注

原创 HLS不能写接口?6分钟用HLS完成HDMI输出

传统的HDMI输出开发方式需要有VTC、Axi Stream To Video Out等多个IP配合,各个模块晦涩难懂,不知道如何连接,我用HLS设计了一个IP核来替代这些模块,简简单单输出1080P的HDMI信号,快速简单易用。

2023-05-09 23:10:32 434

原创 Zynq UltraScale+ MPSoC智能视频平台6:开发视频应用Linux框架介绍

对于复杂应用和复杂外设,裸跑就显得力不从心了,比如DP显示、USB3.0、VCU视频编解码链路、DPU AI加速器的上层应用等,这些需要复杂的驱动和上层应用支持,虽然有的也可以使用裸跑实现,但用户就是市场,Linux作为开源系统的鼻祖,在系统可靠性与易用性方面对任何自定义的驱动都是降维打击,Xilinx也一直向Linux靠拢,针对Linux的支持一直都在更新迭代,具体可见Petalinux更新日志。这个就是驱动的功劳。站在巨人的肩膀上,才能看的更高,Linux经过无数位工程师的验证,性能稳定,功能强大。

2022-11-13 10:51:46 775

原创 Zynq UltraScale+ MPSoC智能视频平台5:HLS实现Bayer转RGB

  HLS是Xilinx的高级开发工具,高级的地方不止体现在可以使用C语言写Verilog,而且还有点曲高和寡的意思,复杂的语法逻辑让初学者摸不着头脑,学习曲线非常的抖,水也非常的深。一方面惊叹于当时开发这套工具的人有多NB,另一方面又替这门技术担忧,简单易用的编程逻辑永远是编程语言传播的第一要义,如果HLS做到可以和Python语言那样,我也不会想着写一些HLS的博客,做一些HLS的教程。话说回来,难归难,这个工具用起来是真心好用。如果能够忍受HLS工具学习过程中的不确定性、所见非所得和莫名其妙的错误,那

2022-11-03 22:42:00 958

原创 Zynq UltraScale+ MPSoC智能视频平台4:恢复相机彩色数据

Bayer格式是相机中常用的一种图像生成格式,为伊士曼柯达公司的布莱斯·拜尔发明,使用三色滤光片感光单元分成RGB三种,每个感光单元输出一个像素,接收端在接收到这些像素后可以使用相邻像素信息恢复出完整的RGB图像。按照之前讲的方式从DDR中导出图像数据,用ImageJ的RGB模式打开,结果。颜色并不对,正确的色卡颜色如左图,解析出的RGB图像却是右图这样,很诧异,明明已经按照手册的说明设置了相应的寄存器,不知道是哪出了问题,继续研究这个IP核又需要一定的时间,所以,干脆自己动手写一个!

2022-11-01 17:11:33 633

原创 Zynq UltraScale+ MPSoC智能视频平台3:IP核标准接口

对于有强迫症的我来说,在画布Block Design中添加这些逻辑不够简洁,所以自己写了一个Video In To Axi Stream的IP核,能够满足相同的功能,没有冗余的信息,而且行场有效信号也做成了Buf Interface,不用每根线都一一对应的连接,只需要连接Bus,Bus中的每一跟信号线会根据事先定义好的规则互联。重新导出到Vitis,生成新的工程,由于图像是8bit的原始bayer数据,不是24bit的RGB数据,需要VDMA配置宽度所占字节数的配置语句修改为实际值。

2022-10-26 15:33:26 651

原创 Zynq UltraScale+ MPSoC智能视频平台2:采集摄像头数据

PS中数据的搬移可以使用PS的DMA,PL的数据要向搬移到PS的DDR,就要用到AXI DMA,AXI VDMA是AXI DMA的扩展IP,专门针对图像设计,在满足数据流的传输机制后,增加了usr信号,用于表示图像起始。用到的Camera Link相机是CB-200MCL-EB,通过阅读相机手册发现,Camera Link接收的24bit的数据不完全是有效数据,相机数据只占用了其中的10bit,并且是bayer模式,需要用bayertorgb模块将其转换到RGB颜色空间,才能得到真实的图像。

2022-10-25 15:59:10 863

原创 Zynq UltraScale+ MPSoC智能视频平台1:Camera Link接收IP

Camera Link 在Base模式下使用28bit来表示数据和信号,其中24位图像数据,3位视频同步信号(“数据有效”、“帧有效”和“行有效”),1位备用位。时钟通路有两个功能,一个功能是通过PLL或MMCM备频时钟得到7x的串行时钟、解析数据的7x/8并行时钟和7x/4的ISERDES时钟,另外一个功能是通过IDELAYE3和ISERDESE3得到经过延时的数据,这个数据可以用于检测1100011的时钟序列,将其他数据对齐,并通过Gearbox差速器从8bit的数据转换为7bit的数据。

2022-10-24 14:46:21 1263 7

原创 Zynq UltraScale+ MPSoC智能视频平台0:HZU4EVCL介绍

一个软件工程师决定做一款硬件!

2022-10-21 18:48:55 1433

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除