EPM240T100C5N （ALTERA CPLD）特性及国产替代方案

EPM240T100C5N或者EPM240T100I5N都属于ALTERA MAXII 系列，属于CPLD器件。

MAX II系列介绍：
MAX® II 系列瞬时启动、非易失性 CPLD 基于 0.18-µm、6 层金属闪存工艺，密度从 240 到 2,210 个逻辑元件 (LE) (128到 2,210 个等效宏单元）和 8 Kbits 的非易失性存储。
MAX II 器件与其他 CPLD 相比，提供高 I/O 数量、快速性能和可靠适配架构。 具有 MultiVolt 内核、用户闪存 (UFM) 块和增强的系统内可编程性 (ISP)，MAX II 器件旨在减少成本和功耗，同时为总线等应用提供可编程解决方案桥接、I/O 扩展、上电复位 (POR) 和排序控制以及设备配置控制。

海振远科技推荐的遨格芯AGM FPGA，推出了与ALTERA MAX II系列 PIN TO PIN兼容的器件。比如AG256SL100与EPM240T100是完全PIN TO PIN兼容的。
AG576SL100可以兼容替代EPM570T100。
AG1280Q48或者AG1KLPQ48可以兼容替代EPM1270，逻辑资源容量一样，成本更低。

AG576 IO
AG576SL100 的可用 IO 与 AG256SL100 一致， 比 Altera EPM570T100 多 4 个 IO，分别为：
Device Pin_39 Pin_88 Pin_37 Pin_90
EPM570T100 Pin VCCINT VCCINT GNDINT GNDINT
AG576SL100 Pin IO IO IO IO
如果 PCB 兼容 EPM570,39/88 接 3.3V 供电的话，有可能会使芯片输入 IO 电流较大。可以通
过设置，使 AG576 的未用 IO 为三态模式。请在 EPM570 的原设计中设置 Unused Pin 选项为
AS input tri-stated with weak pull-up。如下图：

如果希望利用 AG576 多的 4 个 IO，可以在 asf 文件中加入对这 4 个 pin 的分配，如：
set_location_assignment PIN_88 -to abc

更多的资讯，欢迎一起交流沟通。