AGM CPLD （AGRV2K ）的时钟(外部时钟和片上内部振荡器)

AGM CPLD （AGRV2K ）的时钟(外部时钟和片上内部振荡器)

外部晶振 与 内部振荡器：
mcu 和 cpld 联合编程时， 整颗芯片需要一颗外部晶振。
（芯片有内部振荡器， 但误差较大， 校准后 5%以内误差， 参后续介绍）
1、使用外部晶振
该晶振是 MCU和 CPLD 共用的， （没必要为 CPLD 再单独提供一颗晶振） 。晶振可以是有源的， 也可以是无源的。
【注： 这里的外部晶振配置， 跟单纯使用 MCU 是一样的】
如果是无源晶体， 频率限制在 4M~16M。 要接到芯片的 OSC_IN/OUT 引脚。 然后VE 中直接定义主频多少 M 即可。 如

如果是有源晶体， 频率无限制。 根据接入点分为两种情况：
1) 如果接入到 OSC_IN 引脚：
ve 里定义同上（配置 HSECLK 项） 。
同时， 需要在 platformio.ini 里， 增加配置宏： BOARD_HSE_BYPASS=SYS_HSE_NONE，如图：

2) 如果接入到别的 IO 引脚