TMS320C6678 PLL时钟配置

TMS320C6678时钟架构

名词概念：

• PLLD：分频器
• PLLM：倍频器
• PLLDIV：分频器

注：在C6678中，只有PLLDIV2、 PLLDIV5、 PLLDIV8可配置分频，其余分频器为固定频率；

TMS320C6678时钟配置步骤：

按顺序执行：
1.在执行这些操作之前必须等待一段时间使PLL稳定。需要在上电之后延时100µs在执行以下步骤。
2. 检查SECCTL寄存器中BYPASS位的状态，如果BYPASS == 1(如果启用了BYPASS)就去执行以下步骤，如果BYPASS == 0，执行以下步骤跳转到步骤3
(a)在MAINPLLCTL1中，写ENSAT = 1(用于最优PLL操作)
(b)在PLLCTL中，写入PLLEN = 0(在PLL控制器mux中启用旁路)
©在PLLCTL中，写入PLLENSRC = 0(使PLLEN控制PLL控制器mux)
(d)等待参考时钟CLKIN的4个周期(以确保锁相环控制器mux正确切换到旁路)
(e)在SECCTL中，写BYPASS = 1(在PLL mux中启用旁路)
(f)在PLLCTL中写入PLLPWRDN = 1(下电PLL)
(g)根据参考时钟CLKIN等待至少5个µs (PLL下电切换时间)
(h)在PLLCTL中，写入PLLPWRDN = 0 (power up the PLL.)跳到步骤4
3.使能PLL控制器中的BYPASS
(a)在PLLCTL中，写入PLLEN = 0(在PLL控制器mux中启用旁路)
(b)在PLLCTL中，写入PLLENSRC = 0(使PLLEN控制PLL控制器mux)
©等待参考时钟CLKIN的4个周期(以确保PLL控制器mux正确切换到旁路)
3. PLLM被分为两个不同的寄存器。程序PLLM[5:0]在PLL乘法器控制寄存器(PLLM)和PLLM[12:6]在MAINPLLCTL0寄存器
4. BWADJ被分为两个不同的寄存器。程序BWADJ[7:0]在MAINPLLCTL0和BWADJ[11:8]在MAINPLLCTL1寄存器。BWADJ[11:0]应该根据以下公式编程为一个与PLLM[12:0]值相关的值:BWADJ = BWADJ = ((PLLM+1) >> 1) - 1.
5. 程序PLLD在MAINPLLCTL0寄存器
6. 在SECCTL中，写入OD (Output Divide) = 1(即除以2)
7. 如果需要，程序PLLDIVn。不要重新编程PLLDIVn值，如果PLL之前已经被放置在PLL模式，并在此初始化期间被重新编程。注意，必须使用GO操作将这些除法器更改为新的比率。
8. 在PLLCTL中，写入PLLRST = 1 (声明PLL重置)
9. 根据参考时钟CLKIN (PLL复位时间)等待至少7个µs
10. 在PLLCTL中，写入PLLRST = 0 (取消声明PLL重置)
11. 等待至少500次CLKIN周期× (PLLD + 1) (PLL锁定时间)
12. 在SECCTL中，写BYPASS = 0(使PLL mux切换到PLL模式)
13. 在PLLCTL中，写PLLEN = 1(使PLL控制器mux切换到PLL模式)
14. PLL和PLL控制器已初始化在PLL模式。

*参考文献：*https://www.ti.com/lit/ug/sprugv2i/sprugv2i.pdf?ts=1623832895060