IP核——PLL锁相环基本原理

最新推荐文章于 2023-10-06 09:01:53 发布
最新推荐文章于 2023-10-06 09:01:53 发布
阅读量1.1k 收藏 12
点赞数
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hr_kunyiqingnian/article/details/132789553
版权

文章目录

前言

PLL（Phase Locked Loop，即锁相环）是最常用的IP核之一，其性能强大，可以对输入到FPGA的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出一个期望时钟。
Altera中使用的PLL锁相环是模拟锁相环，与数字锁相环相比，其输出的信号稳定度高、相位连续可调、延时连续可调，但当温度过高或电池辐射过强会导致失锁。

一、PLL基本工作原理（反馈系统）

在这里插入图片描述首先一个参考时钟ref_clk输入到鉴频(FD)鉴相(PD)器，此外输入的还有一个比较时钟（即反馈时钟）；鉴频鉴相器用于对比两个输入时钟频率和相位的差异，（两时钟频率相等输出0、参考时钟>比较时钟，输出变大的成正比的值、参考时钟<比较时钟,输出变小的成正比的值）；输出的值传入环路滤波器LF（用于控制噪声带宽，滤掉高频噪声，平滑波形），根据上一级输出值不同，输出不同的电压赋值信号；该值传入压控振荡器VCO模块（输入电压越高，输出频率越高），输出反馈时钟。

二、PLL倍频

在这里插入图片描述
加入一个分频器DIV，通过控制DIV的分频参数，控制输出信号实现倍频。
ref是50Mhz，div最终输出为50Mhz，若为二倍频，则pll输出（即vco输出）为100Mhz；若为三倍频，则pll输出为150Mhz。

三、PLL分频

在这里插入图片描述
ref为50Mhz，要实现5分频，则pll输出为10Mhz，即vco输出为10Mhz，由于FD/PD两个输入信号最终相等，故DIV输出为10Mhz，对应5分频。

小年痴槑
关注
  • 0
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
锁相环原理（PLL）
王敏
04-07 7488
锁相环原理（PLL） 文章目录锁相环原理（PLL）1、锁相环电路原理2、锁相环基本构成3、锁相环理论计算4、matlab实现QPSK锁相环解调 1、锁相环电路原理 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(PhaseLoc...
FPGA——pll锁相环配置及调用（基础篇）
03-22
IP（Intellectual Property）即知识产权。美国 Dataquest 咨询公司将半导体产业的 IP 定 义为“用于 ASIC 或 FPGA 中的预先设计好的电路功能模块”。简而言之，这里的 IP 即电 路功能模块。 IP 核在数字电路中常用于比较复杂的功能模块（如 FIFO、 RAM、 FIR 滤波 器、 SDRAM 控制器、 PCIE 接口等）设计成参数可修改的模块，让其他用户可以直接调用 这些模块。随着设计规模增大，复杂度提高，使用 IP 核可以提高开发效率，减少设计和调 试时间，加速开发进程，降低开发成本，是业界的发展趋势。利用 IP 核设计电子系统，引 用方便，修改基本元件的功能容易。具有复杂功能和商业价值的 IP 核一般具有知识产权， 尽管 IP 核的市场活动还不规范，但是仍有许多集成电路设计公司从事 IP 核的设计、开发 和营销工作。 IP 核有三种不同的存在形式： HDL 语言形式，网表形式、版图形式。分别对应我们常 说的三类 IP 内核：软核、固核和硬核。这种分类主要依据产品交付的方式，而这三种 IP 内核实现方法也各具特色。 PLL（Phase Locked Loop，即锁相环）是最常用的 IP 核之一，其性能强大，可以对输 入到 FPGA 的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出一个期望 时钟，实际上，即使不想改变输入到 FPGA 时钟的任何参数，也常常会使用 PLL，因为经 过 PLL 后的时钟在抖动（Jitter）方面的性能更好一些。 Altera 中的 PLL 是模拟锁相环，和 数字锁相环不同的是模拟锁相环的优点是输出的稳定度高、相位连续可调、延时连续可 调；缺点是当温度过高或者电磁辐射过强时会失锁（普通环境下不考虑该问题）。
锁相环(PLL)原理讲解
热门推荐
贾小瑞的博客
11-18 3万+
背景知识 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 PLL(phase-locked loop)，即锁相环。是 FPGA 中的重要资源。由于一个复
锁相环PLL --原理浅析
weixin_46151516的博客
03-28 1万+
1.什么是锁相环 锁相环电路是使一个特殊系统跟踪另外一个系统，更确切的说是一种输出信号在频率和相位上能够与输入参考信号同步的电路，它是模拟及数模混合电路中的一个基本的而且是非常重要的模块。 2.锁相环的基本理论 2.1 锁相环的工作原理 锁相环作为一个系统，主要包含三个基本模块：鉴相器(Phase Detector：PD)、低通滤波器(LowPass Filter：LPF)，亦即环路滤波器(L00P Filter：LF)，和压控振荡器(Voltage Controlled Oscillator：VCO)。
锁相环PLL的工作原理
qq_43418840的博客
11-26 4438
一、PLL和DLL的区别 （一）、PLL原理 PLL（Phase Locked Loop），生成时钟的核心部分是压控振荡器（Voltage-Controlled Oscillator，VCO）。它是可根据输入的电压调整输出频率的振荡器，如下图所示。 它的基本原理是通过负反馈形成闭...
锁相环的组成和工作原理
oyyj42的专栏
06-25 6964
转自： 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信
PLL 锁相环基本原理
10-10
PLL 锁相环基本原理，ADI官方MT-086锁相环(PLL)基本原理，中文版，写的非常详细，有利于理解相关理论。
7_ip_pll_FPGA锁相环_fpga_
10-03
描述 "PLL锁相环在FPGA开发板上的生成与使用" 提示我们将讨论如何在实际的FPGA开发环境中设计和应用PLL。在FPGA开发板上构建PLL涉及到多个步骤，包括理解PLL的工作原理、配置PLL IP核、综合和实现设计，以及最后的...
FPGA XC7A100T实现IP核之MMCM-PLL驱动（Verilog HDL实现）.zip
04-04
1. **MMCM和PLL的基本原理**：理解MMCM和PLL的工作机制，包括锁相环、鉴相器、VCO（电压控制振荡器）等组成部分，以及如何通过反馈机制实现频率和相位的精确控制。 2. **Verilog HDL语法**：学习如何使用Verilog ...
锁相环（PLL）基本原理.pdf
05-25
锁相环(PLL)基本原理,ADI的重要技术文档。结构清晰，内容很经典。
PLL原理讲义 一个典型的锁相环（PLL）系统
06-09
一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1， 从表1可知，如果输入端A和B分别送 2π 入占空比为50%的信号波形，则当两者 存在相位差θ时，输出端F的波形的 占空比与θ有关，见图3。将F输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与θ有关，这样，我 们就可以利用异或门来进行相位到电压 θ 的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U U = Vdd * θ/  (1)
ZC706原理图
07-25
ZC706通常配备有多个时钟源，如晶体振荡器和PLL（锁相环），通过原理图可以分析时钟分配和时钟树优化。 4. **内存接口** - ZC706集成了DDR3 SDRAM，用于存储数据和程序。原理图中会展示DDR3接口的详细连接，包括...
锁相环(PLL)的工作原理
胡图图
04-19 2万+
1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，...
PLL(锁相环)电路原理
jason爱美腻的博客
09-23 6450
（一） PLL(锁相环)电路原理 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 一 PLL(锁相环)电路的基本构成 PLL(锁相...
PLL 锁相环原理介绍
突破吧！次元壁
11-10 6365
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 PLL工作原理框图如下 首先说明鉴相器Phase Discriminator： 鉴频器可以由乘法器实...
PLL的原理，怎样用它倍频
kerson的专栏
12-16 2万+
2010-08-16 09:20 1175人阅读 评论(0) 收藏 举报 PLL - PHASE-LOCKED LOOP 中文称锁相环, 简单来说就是用一个压控振荡器 (VCO - VOLTAGE CONTROLLED OSCILLATOR) 产生一个振荡频率, 经过 N 倍分频 (N - 包括 1 的正整数) 后在鉴相器上与被锁的已知频率比较, 比较结果波形通过低通滤波产生一个电压, 然后
PLL锁相环基本原理介绍
Delete10的博客
08-13 8381
** PLL锁相环基本原理介绍 ** 本人最近在学习有关反馈控制知识时，在网上寻找关于锁相环的相关知识时，发现关于其基本原理的知识讲解较少，故本人结合学习心得，整理了如下相关知识供需要的同学一起学习和探讨，转载请注明出处。 常用的反馈控制电路有以下几种: （1）APC自动相位控制电路，锁相环电路 （2）AGC自动增益电路 （3）AFC自动频率控制电路 本模块重点介绍自动相位控制电路，也即PLL锁相环电路 一、什么是锁相环 锁相环是一个相位误差的控制系统，通过比较参考信号和输出信号之间的相位，产生相位误差来调
PLL锁相环倍频原理
最新发布
网上没有的这里会写，网上有的没写好的这里会写，网上写的好的这里不会写
10-06 745
锁相环倍频原理
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小年痴槑

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值