文章为Hi_KER原创,因本人能力不足,文章难免有所纰漏,欢迎大家指正。
文章中部分中文名为HI_KER自行翻译,非官方翻译,特此提醒。
文章主要参考了 Logisim-Help-Tutorial (Logisim自带教程)
上一篇文章:Logisim元件用法详解一:Wiring 线
首先放上常见门电路符号,本篇博文讲解Gates类别的元件
由于门电路元件特性相差不大,一般了解了对应元件的真值表即可正确使用,故本文将省略很多类似特性的介绍。
1.Not Gate 非门
简介
非门只有一个输入端口,可以将输入数据取反后输出。下面是一位非门的真值表。
x | 0 | 1 |
out | 1 | 0 |
多位非门将按位对其输入执行上述转换。
部分属性说明
Facing 朝向
控制组件的朝向
Data Bits 数据位宽
设置组件输入和输出数据的位宽
Gate Size 门尺寸
确定是绘制较大的组件版本还是较小的组件版本
Output Value 输出值
指示如何将false和true结果转换为输出值。默认情况下,false由低电压(0)表示,true由高电压(1)表示,但其中一个值可以用浮动值代替
2.Buffer 缓冲器
简介
无论从左边接收到什么输入,缓冲器都会直接传递到右边的输出。一位缓冲器的真值表如下:
x | 0 | 1 |
out | 0 | 1 |
缓冲区是Logisim中最没用的门组件——它在门电路的存在只是为了元件集完整性。
3.AND Gate 与门
简介
与门可以有多个输入端口,可以将输入数据取进行按位与运算后输出。下面是一位两输入与门的真值表:
x | 0 | 0 | 1 | 1 |
y | 0 | 1 | 0 | 1 |
out | 0 | 0 | 0 | 1 |
部分属性说明
Negate X 将输入X取反
如果选择是,则输入在输入门之前被取反
4.OR Gate 或门
简介
或门可以有多个输入端口,可以将输入数据取进行按位或运算后输出。下面是一位两输入或门的真值表:
x | 0 | 0 | 1 | 1 |
y | 0 | 1 | 0 | 1 |
out | 0 | 1 | 1 | 1 |
由于这些门电路有很多属性相似,不再赘述。
5.NAND Gate 与非门
简介
与非门可以有多个输入端口,可以将输入数据取进行按位与运算再取反后输出。下面是一位两输入与非门的真值表:
x | 0 | 0 | 1 | 1 |
y | 0 | 1 | 0 | 1 |
out | 1 | 1 | 1 | 0 |
6.NOR Gate 或非门
简介
或非门可以有多个输入端口,可以将输入数据取进行按位或运算再取反后输出。下面是一位两输入或非门的真值表:
x | 0 | 0 | 1 | 1 |
y | 0 | 1 | 0 | 1 |
out | 1 | 0 | 0 | 0 |
7.XOR Gate 异或门
简介
异或门可以有多个输入端口,可以将输入数据取进行按位异或运算后输出。下面是一位两输入异或门的真值表:
x | 0 | 0 | 1 | 1 |
y | 0 | 1 | 0 | 1 |
out | 0 | 1 | 1 | 0 |
注意
若输入值数量大于2,按位异或时若对应位为1的数量超过1,那么这一位的异或结果将为0(如下图)
8.XNOR Gate 异或非门/同或门
简介
异或非门可以有多个输入端口,可以将输入数据取进行按位异或运算后再取反输出。下面是一位两输入异或非门的真值表:
x | 0 | 0 | 1 | 1 |
y | 0 | 1 | 0 | 1 |
out | 1 | 0 | 0 | 1 |
9.Odd Parity 奇校验
简介
奇校验门和异或门在两个输入端表现相同。但是如果有超过两个指定的输入,异或门将在刚好只有一个1的时候输出1。而奇校验门在奇数个1输入时就会输出1。
9.Odd Parity 奇校验
简介
偶校验门在偶数个1输入时输出1。
10.Controlled Buffer 受控缓冲器/三态门
简介
三态门有一个位于下方的单比特输入引脚用于控制输入,一个位于左边的位宽可变的输入引脚,一个位于右边的输出引脚。
这个控制输入的引脚上的输入值会影响组件的行为:
当这个引脚上的值是1,组件像缓冲器,右侧输出与输入一致;
当值为0或未知(即浮动)时,组件的输出也是浮动的;
当该值为错误值时(例如输入中输入两个冲突值时将发生),则输出为错误值。
当有一条线(通常称为总线),其值应该与几个组件中的一个的输出相匹配时,三态门可能会很有用。
11.Controlled Inverter 受控反向器/三态非门
在下方引脚输入为 1 时可以可以看作三态门加非门