主题:基于FPGA的图像压缩JPEG实现
近年来,多媒体应用已经普及到千家万户,相应的数字图像处理技术逐渐成熟且在图像通信等领域得到日益广泛的应用。实现图像编解码的IC芯片作为多媒体应用的核心技术之一,成为研究热点。同时,基于GPRS无线网络的图像传输系统具有广泛的应用价值。 在这种背景下,本文设计了一个在FPGA中硬件实现图像JPEG编码的IP核。在此基础上,实现了一个GPRS远程图像监控系统方案。 在XILINX开发工具ISE提供的现有IP核的基础上,设计实现了一个完整的用于彩色图像JPEG编码的IP核。在合理利用硬件资源的条件下,有效采用了算法内在的并行性。提高图像压缩速度,减少占用逻辑单元数量。 本设计中默认被编码图像为352×288像素,在Virtex Ⅱ XC2V1000-4@40MHz FPGA上可实现24帧/秒的压缩速率。IP核及其各模块都在XILINX公司的EDA工具ISE6.2平台上进行了逻辑综合及功能和时序仿真。结果表明,该IP核消耗了较少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面达到了较优状态,可满足实时JPEG图像编码要求。
有需要的请联